<nav id="646i4"></nav>
<rt id="646i4"></rt>
c6x源碼范例/MPEG4編解C源代碼(可以移植到ARM和DSP上）
標簽： MPEG4 ARM DSP
上傳時間： 2013-07-14
上傳用戶：1109003457
孫鑫《VC++深入詳解》一書的源代碼，絕對經典，不容錯過
標簽： code
上傳時間： 2013-04-24
上傳用戶：CETM008
《ARM嵌入式Linux系統開發技術詳解》，該書由淺入深、通俗易懂地講解了嵌入式Linux的系統設計與開發
標簽： Linux ARM 嵌入式
上傳時間： 2013-06-20
上傳用戶：lksms
C語言趣味程序百例精解——繪制曲線，不定方程求整數解，邏輯推理等
標簽： C語言 程序
上傳用戶：waitingfy
開發和研制無鐵心永磁電機是當前電機領域的一項重要課題，無鐵心永磁電機可以解決傳統有鐵心電機存在的重量重、損耗高、振動噪聲大等問題。開發無鐵心永磁電機需要準確計算電機的參數和性能，而實現這一任務的重要前提是獲得正確的磁場分布。無鐵心永磁電機氣隙外沒有鐵磁材料，其自身的結構特點決定了無鐵心永磁電機的氣隙磁場屬于三維開域磁場，開域磁場工程問題的計算是近年來計算電磁學的研究熱點之一。 本文的研究內容是國家高技術研究發展(863)計劃項目“新型稀土永磁電機設計與集成技術”的關鍵技術之一。針對無鐵心永磁電機的實際工程問題，計算方法的選擇力求既能保證一定的計算精度，又能節約計算機內存和CPU時間。根據對各種開域電磁場計算方法的分析比較，本文將漸近邊界條件法和有限元法結合解決無鐵心永磁電機三維開域磁場計算問題。 本文主要由以下幾部分組成： 第一部分為無鐵心永磁電機三維開域磁場計算方法的研究。首先提出了基于標量磁位的漸近邊界條件，建立了球形邊界的標量磁位漸近邊界條件數學模型。為了盡可能減少節點的數量，結合無鐵心永磁電機的具體結構，推導了適合于盒形截斷邊界和圓柱形截斷邊界上簡便易行的一階和二階標量漸近邊界條件算子，該算子具有簡單、有限元實施容易的特點。其次研究并建立了標量漸近邊界條件與有限元法結合的三維開域靜磁場的數學模型，并提出具體的實施方法，推導出相應的離散方程。通過對具有解析解的長方永磁體三維開域磁場的實例計算，驗證了方法和所編程序的正確性，并將漸近邊界條件法與截斷法在計算精度和人工外邊界距離方面做了比較。結果表明：在相同人工外邊界情況下，漸近邊界條件與截斷邊界條件相比，計算精度明顯提高，二階漸近邊界條件明顯優于一階漸近邊界條件。與截斷法相比，漸近邊界條件法更節約計算機內存和CPU時間，比較好地處理了計算量與計算精度之間的矛盾。 第二部分針對Halbach陣列內轉子無鐵心永磁電機三維開域磁場問題進行深入研究。利用漸近邊界條件法，定量地計算了在定轉子均無鐵心的情況下電機內部及周圍磁場的大小，總結出了Halbach陣列無鐵心永磁電機磁場的空間分布規律。 第三部分針對不同拓撲結構的Halbach磁體陣列電機磁場問題進行對比研究。通過大量的計算，探討了Halbach陣列永磁電機在轉子無鐵心情況下影響氣隙磁密的各種因素，分析了不同Halbach磁體軸向長度對端部漏磁的影響規律，給出了無鐵心永磁電機漏磁系數、電樞計算長度等主要設計參數隨電機結構尺寸的變化規律。 第四部分針對具有試驗數據的三種結構的無鐵心永磁電機樣機進行了計算和分析，計算結果與試驗數據吻合，從而驗證了漸近邊界條件法處理三維開域磁場問題的有效性和實用性。
標簽： 永磁電機 分 磁場
上傳時間： 2013-06-22
上傳用戶：ivan-mtk
ARM的開發流程、最小系統、啟動文件詳解：包括最小系統實例詳解和軟件環境介紹
標簽： ARM 開發流程 最小系統
上傳用戶：330402686
PLC程序詳解（圖文并貌）,非常不錯的文件。呵呵
標簽： PLC 程序
上傳時間： 2013-06-17
上傳用戶：sunzhp
RS232詳解同時是你系需要的通訊工具
標簽： 232 RS 串口通訊
上傳時間： 2013-05-19
上傳用戶：ISRING001
嵌入式Linux應用程序開發詳解，基于c語言，arm平臺
標簽： Linux 嵌入式 應用程序
上傳時間： 2013-05-21
上傳用戶：helmos
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點，在近年來得到了迅速的發展。論文針對直擴通信系統中偽碼和載波同步問題而展開，研究了直擴系統的結構、性能及完成了相關參數的計算，改進了包絡算法，設計了解擴和解調器，最后用ISE9.1實現了解擴和解調器的仿真波形，驗證了設計的正確性。 論文研究了擴頻通信系統的特點、國內外發展現狀及理論基礎，完成了DS-QPSK接收機的解擴器和解調器的設計與實現。解擴器主要圍繞著偽碼的捕獲與跟蹤這一核心，分析了解擴器的結構、性能及其完成了相關參數的計算，完成了數字下變頻器、偽碼發生電路、偽碼相關積分提取電路、多通道快碼捕獲電路、偽碼跟蹤鑒相電路、偽碼時鐘調整電路的設計，并在ISE9.1編程綜合得到仿真結果，驗證了設計的正確性。由于相關積分包絡算法是整個系統的基礎和核心，為了減少時延和系統所占硬件資源，改進了包絡算法并得到了仿真驗證。結果表明，它不但減少了硬件資源的占用、縮短了延時，而且對整個系統的優化起著決定性的作用。論文給出了偽碼同步的仿真結果及資源占用情況，有力地說明了解擴器占用資源少、時延短等特點。 解調器研究了頻偏及載波相位誤差對信號的影響及同步方案，完成了數控振蕩器、反正切鑒頻器、環路濾波器的設計并得到了相關的仿真波形，實現了載波的跟蹤，給出了仿真結果及資源占用情況，對系統實現過程中的一些經驗進行了總結。最后是對論文工作的一些總結和對今后工作的展望。
標簽： FPGA GSM 解調
上傳時間： 2013-06-13
上傳用戶：924484786
蟲蟲下載站版權所有 京ICP備2021023401號-1
<center id="m4cyg"></center>
