FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 fpga中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用fpga設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
標(biāo)簽： FPGAcpld fpga EDA 結(jié)構(gòu)分析
上傳時(shí)間： 2013-08-10
上傳用戶：yph853211
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法，詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA實(shí)現(xiàn)。
標(biāo)簽： VHDL 嵌入式 全數(shù)字 鎖相環(huán)路
上傳時(shí)間： 2013-08-11
上傳用戶：yare
介紹了IIR 濾波器的FPGA 實(shí)現(xiàn)方法,給出了 IIR 數(shù)字濾波器的時(shí)序控制、延時(shí)、補(bǔ)碼乘法和累加四個(gè)模塊的設(shè)計(jì)方法,并用VHDL和FPGA 器件實(shí)現(xiàn)了IIR 數(shù)字濾波。
標(biāo)簽： FPGA IIR 濾波器 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-08-12
上傳用戶：tianyi996
采用FPGA通過BT_656接口實(shí)現(xiàn)傳輸4路視頻流的方法
標(biāo)簽： FPGA 656 BT 接口
上傳用戶：壞壞的華仔
xilinx spartan3 FPGA的最準(zhǔn)確權(quán)威的配置方法
標(biāo)簽： spartan3 xilinx FPGA 配置方法
上傳時(shí)間： 2013-08-13
上傳用戶：邶刖
Altera_FPGA管腳弱上拉電阻的軟件設(shè)置方法
標(biāo)簽： Altera_FPGA 管腳 上拉電阻 軟件
上傳用戶：hj_18
用FPGA器件實(shí)現(xiàn)UART核心功能的一種方法.doc
標(biāo)簽： FPGA UART 器件 核心
上傳時(shí)間： 2013-08-14
上傳用戶：1583060504
基于FPGA的快速反正切運(yùn)算實(shí)現(xiàn)方法可以用于解調(diào)的相位計(jì)算
標(biāo)簽： FPGA 反正切 運(yùn)算 實(shí)現(xiàn)方法
上傳用戶：ommshaggar
ＲＳ編碼在ＦＰＧＡ上實(shí)現(xiàn)的理論和方法，對(duì)設(shè)計(jì)ＲＳ編碼很有幫助，且ＦＯＧＡ資源占有少
標(biāo)簽： 編碼
上傳時(shí)間： 2013-08-16
上傳用戶：chens000
一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法
上傳用戶：467368609
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="owyy4"></strike>
