介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。
資源簡介：介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。
上傳時間： 2013-08-11
上傳用戶：yare
資源簡介：介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。
上傳時間： 2017-05-11
上傳用戶：Divine
資源簡介：介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法。詳細描述了其工作原理和設計思想，并用可編程邏輯器件FPGA加以實面。
上傳時間： 2014-12-28
上傳用戶：ruixue198909
資源簡介：介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法。詳細描述了其工作原理和設計思想，并用可編程邏輯器件FPGA加以實面。
上傳時間： 2013-10-20
上傳用戶：yl8908
資源簡介：本文在說明全數字鎖相環的基礎上，提出了一種利用FPGA設計一階全數字鎖相環的方法，并 給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環的工作過程，最后對一些有關的問題進行了討論。
上傳時間： 2014-01-10
上傳用戶：asddsd
資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：基于VHDL的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !
上傳時間： 2015-12-18
上傳用戶：hgy9473
資源簡介：技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值
上傳時間： 2015-08-21
上傳用戶：silenthink
資源簡介：一種可編程的全數字鎖相環的絲線,可以用來做一個小的課程設計
上傳時間： 2014-02-11
上傳用戶：xwd2010
資源簡介：智能 全數字鎖相環的設計
上傳時間： 2013-12-15
上傳用戶：498732662
資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：該文檔為基于DSP Builder的帶寬自適應全數字鎖相環的設計與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-05-01
上傳用戶：
資源簡介：用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺
上傳時間： 2015-06-13
上傳用戶：wanqunsheng
資源簡介：采用用verilog語言編寫的全數字鎖相環的源代碼，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
上傳時間： 2022-05-22
上傳用戶：
資源簡介：隨著現代集成電路技術的發展，鎖相環已經成為集成電路設計中非常重要的一個部分，所以對鎖相環的研究具有積極的現實意義。然而傳統的鎖相環大多是數?；旌想娐罚诠に嚿吓c系統芯片中的數字電路存在兼容問題。因此設計一...
上傳時間： 2013-06-09
上傳用戶：mosliu
資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
上傳時間： 2013-08-13
上傳用戶：fqscfqj
資源簡介：一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計
上傳時間： 2013-12-24
上傳用戶：stampede
資源簡介：數字式調頻收音機設計 介紹利用數字鎖相頻率合成技術構成收音機的電調諧部分并闡述了收音機的調臺、選臺、搜索與存儲等功能的電路設計原理,著重介紹了用收音機集成芯片CXA1019S構成的FM電路、頻率合成器芯片BU2614構成的鎖相環電路。
上傳時間： 2013-12-16
上傳用戶：ouyangtongze
資源簡介：用于時鐘恢復的全數字鎖相環設計，可以去掉時鐘的抖動。
上傳時間： 2016-05-23
上傳用戶：stewart·
資源簡介：數字鎖相環路原理與應用:全數字鎖相環。根據本資料可以自己編寫代碼在計算機上模擬實現。
上傳時間： 2016-11-01
上傳用戶：edisonfather
資源簡介：1、數字鎖相環的單片機代碼。 2、單片機與數字鎖相環MC145152的應用系統的設計與實現。
上傳時間： 2016-11-26
上傳用戶：410805624
資源簡介：使用VHDL語言進行數字鎖相環的設計，pdf格式，可以打開
上傳時間： 2014-11-01
上傳用戶：努力努力再努力
資源簡介：使用VHDL語言進行設計DPLL（數字鎖相環）的相關文件
上傳時間： 2013-12-25
上傳用戶：Miyuki
資源簡介：使用VHDL語言進行的數字鎖相環的設計，里面有相關的文件，可以使用MUX+PLUS打開
上傳時間： 2014-06-29
上傳用戶：lanhuaying
資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
上傳時間： 2017-02-11
上傳用戶：evil
資源簡介：全數字鎖相環電路的研制，使用的是VHDL語言
上傳時間： 2017-02-02
上傳用戶：壞天使kk
資源簡介：全數字鎖相環ＶＨＤＬ描述并實現功能仿真，另附有圖形說明
上傳時間： 2014-01-13
上傳用戶：shawvi
資源簡介：全數字鎖相環,包括ＤＰＤ，ＤＬＦ，ＤＣＯ．
上傳時間： 2015-10-13
上傳用戶：yt1993410
資源簡介：數字鎖相環的源代碼。用硬件編程語言VHDL編寫。
上傳時間： 2014-01-02
上傳用戶：jackgao
