在數字濾波器中,FIR濾波器是一種結構簡單且總是穩定的濾波器,同時也只有FIR濾波器擁有線性相位的特性。傳統的直接型濾波器運算速度過慢,而改進型的DA結構的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達到運算速度以及邏輯資源節約的整體優化。本文提出了一種基于RAG算法的FIR濾波器,與傳統的基于DA算法的濾波器結構的濾波器相比,RAG算法簡化了FIR濾波器乘法模塊的結構,減少了邏輯資源的消耗和硬件實現面積,提高了計算速度。本文設計的16階FIR濾波器用VerilogHDL進行描述,并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實驗表明基于RAG算法的FIR濾波器達到了邏輯資源的節約和運算速度的提高的整體優化效果。
標簽:
FPGA
FIR
濾波器
優化算法
上傳時間:
2014-12-28
上傳用戶:feilinhan