高分辨率實時圖象采集系統(tǒng)的設(shè)計方案，利用FPGA進(jìn)行設(shè)計的
標(biāo)簽： 高分辨率 圖象采集 設(shè)計方案
上傳時間： 2013-08-16
上傳用戶：haohaoxuexi
FFT處理器的FPGA設(shè)計,詳細(xì)論證設(shè)計方案，希望對大家有所幫助。
標(biāo)簽： FPGA FFT 處理器 設(shè)計方案
上傳時間： 2013-08-23
上傳用戶：ouyangtongze
一種基于CPLD和PC I總線的視頻采集卡的設(shè)計方案
標(biāo)簽： CPLD 總線 卡的設(shè)計 視頻采集
上傳時間： 2013-08-24
上傳用戶：123啊
一種基于FPGA-VLSI的設(shè)計方案及實現(xiàn)
標(biāo)簽： FPGA-VLSI 設(shè)計方案
上傳時間： 2013-08-26
上傳用戶：zhyiroy
PCI是一種高性能的局部總線規(guī)范，可實現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡要介紹了PCI總線的特點、信號與命令，提出了一種利用高速FPGA實現(xiàn)PCI總線接口的設(shè)計方案。\r\n
標(biāo)簽： FPGA PCI 總線接口 設(shè)計方案
上傳時間： 2013-08-30
上傳用戶：brain kung
節(jié)點是網(wǎng)絡(luò)系統(tǒng)的基本控制單元，論文提出了一種基于CPLD和多處理器結(jié)構(gòu)的控制網(wǎng)絡(luò)節(jié)點設(shè)計方案，它能夠提高單節(jié)點并行處理能力，其模塊化結(jié)構(gòu)增強(qiáng)了節(jié)點的可靠性。
標(biāo)簽： CPLD 多處理器 控制網(wǎng)絡(luò) 節(jié)點設(shè)計
上傳時間： 2013-08-31
上傳用戶：shanxiliuxu
基于FPGA的PCI總線接口的設(shè)計方案\r\n~！
上傳時間： 2013-09-01
上傳用戶：heart520beat
FPGA安全設(shè)計基礎(chǔ)
標(biāo)簽： FPGA 安全設(shè)計
上傳時間： 2013-09-05
上傳用戶：jiangfire
自己總結(jié)的一個protues元件制作方案
標(biāo)簽： protues 元件 方案
上傳時間： 2013-09-25
上傳用戶：ysjing
意法半導(dǎo)體靜電計單相組合解決方案 圖 意法半導(dǎo)體靜電計單相組合解決方案
標(biāo)簽： 半導(dǎo)體 靜電計 單相 組合
上傳時間： 2013-10-23
上傳用戶：Aidane
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
