VHDL中IP核之參數化觸發器中文使用介紹
標簽： VHDL IP核 參數 觸發器
上傳時間： 2014-01-16
上傳用戶：宋桃子
VHDL中IP核之參數化加減法器中文使用介紹
標簽： VHDL IP核 參數 減法器
上傳時間： 2014-01-15
上傳用戶：cursor
這是一個自己設計的安全數組類 小弟是剛剛入門的 只能做小的，多多指教
標簽： 數組
上傳時間： 2015-07-08
上傳用戶：lo25643
完整的用VERILOG語言開發的USB2.0 IP核源代碼，包括文檔、仿真文件
標簽： VERILOG USB 2.0 IP核
上傳時間： 2015-07-09
上傳用戶：維子哥哥
網上考試系統的好多的論文 關于研究與實現的 大家快安看
標簽： 網上考試系統 家 論文
上傳時間： 2014-01-07
上傳用戶：84425894
安捷侖的數字調制信號發生器E4438用于很多通信系統的開發過程中。本代碼可以用于通過網絡接口或GPIB接口向E4438下載被調制數據
標簽： E4438 GPIB 數字調制 信號發生器
上傳時間： 2015-07-15
上傳用戶：sqq
本書主要介紹Altera公司的軟核CPU——nios和采用該CPU進行嵌入式系統設計的流程與方法。并以此為著眼點，介紹Altera的片上可編程系統SOPC的設計原理與實踐技術，引領讀者在低投入的情況下，較快地進入片上系統soc的殿堂。
標簽： CPU Altera nios 軟核
上傳時間： 2013-12-13
上傳用戶：haoxiyizhong
本書以Altera公司開發的NIOS嵌入式處理器軟核為例，介紹了嵌入式處理器的組成原理和開發應用。介紹NIOS系統設計和c程序編程與調試。
標簽： Altera NIOS 嵌入式處理器 軟核
上傳時間： 2015-07-17
上傳用戶：yph853211
射頻網絡分析疫的測試原理（安捷倫內部資料）
標簽： 射頻 安捷倫 網絡分析 測試原理
上傳時間： 2015-07-18
上傳用戶：奇奇奔奔
IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則 asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫 的模塊，仿真時該文件也要加入工程。
標簽： ip IP核 生成器 比較
上傳時間： 2014-01-05
上傳用戶：頂得柱
蟲蟲下載站版權所有 京ICP備2021023401號-1
