欧美国产另类,亚洲精品国产欧美,精品人伦一区二区色婷婷

定時(shí)(shí)同步算法

Turbo乘積碼的譯碼算法及FPGA實(shí)現(xiàn)

在信道編碼的發(fā)展進(jìn)程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關(guān)注，并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點(diǎn)，由于交織器的存在，致使譯碼復(fù)雜度高，譯碼時(shí)延長且因?yàn)榈痛a重碼字，存在錯(cuò)誤平臺(tái)現(xiàn)象。在Turbo碼的基礎(chǔ)上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點(diǎn)，又因?yàn)門urbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場(chǎng)合，大有取代傳統(tǒng)的卷積碼之勢(shì)。本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎(chǔ)知識(shí)；又據(jù)Turbo乘積碼目前的應(yīng)用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實(shí)現(xiàn)了該迭代譯碼算法，得到的結(jié)果達(dá)到了通信接收的要求。本文還初步的闡述了Turbo乘積碼硬件實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)方案。據(jù)實(shí)際工作中碰到的非標(biāo)準(zhǔn)信號(hào)，給出了整體模塊設(shè)計(jì)圖，及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實(shí)現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題，提出了下一步工作建議和研究方向。

標(biāo)簽： Turbo FPGA 乘積碼譯碼算法

上傳時(shí)間： 2013-07-02

上傳用戶：ndyyliu
自適應(yīng)濾波器算法設(shè)計(jì)及其FPGA實(shí)現(xiàn)

自適應(yīng)濾波器是智能天線技術(shù)中核心部分-自適應(yīng)波束成形器的關(guān)鍵技術(shù)，算法的高效穩(wěn)定性及硬件時(shí)鐘速率的快慢是判斷波束成形器性能優(yōu)劣的主要標(biāo)準(zhǔn)。首先選取工程領(lǐng)域最常用的自適應(yīng)橫向LMS濾波算法作為研究對(duì)象，提出了利用最小均方誤差意義下自適應(yīng)濾波器的輸出信號(hào)與主通道噪聲信號(hào)的等效關(guān)系，得到濾波器最佳自適應(yīng)參數(shù)的方法。并分析了在平穩(wěn)和非平穩(wěn)環(huán)境噪聲下，濾波器的收斂速度、權(quán)系數(shù)穩(wěn)定性、跟蹤輸入信號(hào)的能力和信噪比的改善等特性。在分析梯度自適應(yīng)格型算法的基礎(chǔ)上，提出利用最佳反射系數(shù)的收斂性和穩(wěn)定性，得到了梯度自適應(yīng)格型濾波器的定步長改進(jìn)方法；并以改進(jìn)的梯度自適應(yīng)格型和線性組合器組成梯度自適應(yīng)格型聯(lián)合處理算法，在同樣環(huán)境噪聲下，相比自適應(yīng)橫向LMS算法，其各項(xiàng)性能指標(biāo)都得到了極大地改善，而且有利于節(jié)省硬件資源。設(shè)計(jì)了自適應(yīng)橫向LMS濾波器和梯度自適應(yīng)格型聯(lián)合處理濾波器的電路模型，并用馳豫超前技術(shù)對(duì)兩類濾波器進(jìn)行了流水線優(yōu)化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設(shè)計(jì)與仿真實(shí)現(xiàn)。并以FPGA實(shí)現(xiàn)的3節(jié)梯度自適應(yīng)格型聯(lián)合處理器為核心，設(shè)計(jì)了一種TD-SCDMA系統(tǒng)的自適應(yīng)波束成形器，分析表明可以很好地利用系統(tǒng)提供的參考信號(hào)對(duì)下行波束進(jìn)行自適應(yīng)成形。

標(biāo)簽： FPGA 自適應(yīng)濾波器算法設(shè)計(jì)

上傳時(shí)間： 2013-07-16

上傳用戶：xyipie
幾種用于FPGA的新型有效混合布線算法

采用現(xiàn)場(chǎng)可編程門陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來提高編制速度。電路編制過程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對(duì)稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對(duì)象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行，選擇了美國北卡羅來納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對(duì)每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A

標(biāo)簽： FPGA 布線算法

上傳時(shí)間： 2013-05-18

上傳用戶：ukuk
紋理映射算法研究與FPGA實(shí)現(xiàn)

紋理映射在計(jì)算機(jī)圖形計(jì)算中屬于光柵化階段，處理的是像素，主要的特點(diǎn)是數(shù)據(jù)的吞吐量大，對(duì)實(shí)時(shí)系統(tǒng)來說轉(zhuǎn)換的速度是一個(gè)關(guān)鍵的因素，人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項(xiàng)工作。本文主要工作包括以下幾個(gè)方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲(chǔ)方式，減少紋理尋址的計(jì)算量，提高紋理存儲(chǔ)的相關(guān)性。詳細(xì)內(nèi)容請(qǐng)閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案，該方案針對(duì)移動(dòng)設(shè)備對(duì)功耗和面積的要求，以及分辨率不高的特點(diǎn)，在參數(shù)空間到紋理地址的計(jì)算中用定點(diǎn)數(shù)來實(shí)現(xiàn)。詳細(xì)內(nèi)容請(qǐng)閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計(jì)，并給出設(shè)計(jì)的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請(qǐng)閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量，用Wallace對(duì)部分積進(jìn)行壓縮；乘累加器采用multiply-add fused算法，對(duì)關(guān)鍵路徑進(jìn)行了優(yōu)化；除法器為基于改進(jìn)型泰勒級(jí)數(shù)展開的查找表結(jié)構(gòu)實(shí)現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時(shí)延，在電路尺寸、延時(shí)及復(fù)雜度方面進(jìn)行了較好的平衡。

標(biāo)簽： FPGA 映射算法研究

上傳時(shí)間： 2013-04-24

上傳用戶：yxvideo
全數(shù)字OQPSK解調(diào)算法的研究及FPGA實(shí)現(xiàn)

隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù)，具有較高的頻譜利用率和功率利用率，廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動(dòng)通信系統(tǒng)。因此，對(duì)于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價(jià)值。本文以軟件無線電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo)，成功設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無線電設(shè)計(jì)思想的全數(shù)字接收機(jī)的基本結(jié)構(gòu)，詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時(shí)鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級(jí)的實(shí)現(xiàn)方案。通過MATLAB對(duì)解調(diào)方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實(shí)現(xiàn)方案。在此基礎(chǔ)上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺(tái)上設(shè)計(jì)了同步解調(diào)系統(tǒng)中的各個(gè)模塊，還對(duì)各模塊和整個(gè)系統(tǒng)在ModelSim中進(jìn)行了時(shí)序仿真驗(yàn)證，并對(duì)設(shè)計(jì)中出現(xiàn)的問題進(jìn)行了修正。最后，經(jīng)過FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實(shí)際測(cè)試，本文對(duì)系統(tǒng)方案進(jìn)行了最終的改進(jìn)與調(diào)整。實(shí)際測(cè)試結(jié)果表明，本文的設(shè)計(jì)最終能夠達(dá)到了預(yù)期的指標(biāo)和要求。本課題設(shè)計(jì)經(jīng)過時(shí)序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級(jí)SOC轉(zhuǎn)化，以進(jìn)一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實(shí)際應(yīng)用價(jià)值。

標(biāo)簽： OQPSK FPGA 全數(shù)字解調(diào)

上傳時(shí)間： 2013-07-14

上傳用戶：aappkkee
基于FPGA技術(shù)的數(shù)控插補(bǔ)器算法

本課題涉及先進(jìn)的FPGA技術(shù)引入到數(shù)控插補(bǔ)時(shí)某些算法的改進(jìn)，主要目的是更好的利用FPGA具有系統(tǒng)芯片化、高可靠性、開發(fā)設(shè)計(jì)周期短等特點(diǎn)，及具有系統(tǒng)內(nèi)可再編程的性能，來解決目前軟件插補(bǔ)速度慢而硬件插補(bǔ)設(shè)計(jì)復(fù)雜、調(diào)整和修...

標(biāo)簽： FPGA 數(shù)控算法

上傳時(shí)間： 2013-04-24

上傳用戶：gjzeus
基于參數(shù)自整定的瀝青灑布量控制

　　根據(jù)比例因子與系統(tǒng)性能的關(guān)系和整定原則，得到可行的整定規(guī)則表，對(duì)瀝青撒布控制系統(tǒng)采用了參數(shù)自整定模糊控制算法控制噴灑的壓力，實(shí)現(xiàn)了灑布量的穩(wěn)定精確控制，提高了灑布質(zhì)量和生產(chǎn)效率。

標(biāo)簽： 參數(shù) 自整定瀝青控制

上傳時(shí)間： 2013-11-01

上傳用戶：竺羽翎2222
一種載波同步鎖相環(huán)設(shè)計(jì)方案

研究了一種利用corid 算法的矢量及旋轉(zhuǎn)模式對(duì)載波同步中相位偏移進(jìn)行估計(jì)并校正的方法.設(shè)計(jì)并實(shí)現(xiàn)了基于corid 算法的數(shù)字鎖相環(huán).通過仿真驗(yàn)證了設(shè)計(jì)的有效性和高效性.

標(biāo)簽： 載波同步設(shè)計(jì)方案鎖相環(huán)

上傳時(shí)間： 2013-11-21

上傳用戶：吾學(xué)吾舞
與電網(wǎng)電壓同步的正弦波發(fā)生電路設(shè)計(jì)

目前的有源電力濾波器通常是采用基于瞬時(shí)無功功率理論的諧波電流檢測(cè)方法。其中的ip-iq算法需要用到與電網(wǎng)電壓同步的正余弦信號(hào)，即與電網(wǎng)電壓同頻同相的標(biāo)準(zhǔn)正余弦信號(hào)。該信號(hào)的獲取可以采用鎖相環(huán)加正余弦函數(shù)發(fā)生器的方法，也可采用軟件查表的方法。本設(shè)計(jì)采用全硬件電路完成，即通過鎖相環(huán)加正弦函數(shù)發(fā)生器的方法，可自動(dòng)實(shí)時(shí)跟蹤電網(wǎng)電壓的頻率和相位，不占用微處理器的軟、硬件資源，大大降低了諧波檢測(cè)算法編程的復(fù)雜度。

標(biāo)簽： 電網(wǎng)電壓同步的正弦波發(fā)生電路設(shè)計(jì)

上傳時(shí)間： 2013-10-22

上傳用戶：wxnumen
基于模糊PID算法的電阻爐溫度控制系統(tǒng)設(shè)計(jì)

電加熱爐是典型工業(yè)過程控制對(duì)象，其溫度控制具有升溫單向性，大慣性，純滯后，時(shí)變性等特點(diǎn)，很難用數(shù)學(xué)方法建立精確的模型和確定參數(shù)。而PID控制因其成熟，容易實(shí)現(xiàn)，并具有可消除穩(wěn)態(tài)誤差的優(yōu)點(diǎn)，在大多數(shù)情況下可以滿足系統(tǒng)性能要求，但其性能取決于參數(shù)的整定情況。且快速性和超調(diào)量之間存在矛盾，使其不一定滿足快速升溫、超調(diào)小的技術(shù)要求。模糊控制在快速性和保持較小的超調(diào)量方面有著自身的優(yōu)勢(shì)，但其理論并不完善，算法復(fù)雜，控制過程會(huì)存在穩(wěn)態(tài)誤差。將模糊控制算法引入傳統(tǒng)的加熱爐控制系統(tǒng)構(gòu)成智能模糊控制系統(tǒng)，利用模糊控制規(guī)則自適應(yīng)在線修改PID參數(shù)，構(gòu)成模糊自整定：PID控制系統(tǒng)，借此提高其控制效果。基于PID控制算法，以ADuC845單片機(jī)為主體，構(gòu)成一個(gè)能處理較復(fù)雜數(shù)據(jù)和控制功能的智能控制器，使其既可作為獨(dú)立的單片機(jī)控制系統(tǒng)，又可與微機(jī)配合構(gòu)成兩級(jí)控制系統(tǒng)。該控制器控制精度高，具有較高的靈活性和可靠性。 2 溫度控制系統(tǒng)硬件設(shè)計(jì) 該系統(tǒng)設(shè)計(jì)的硬件設(shè)計(jì)主要由單片機(jī)主控、前向通道、后向通道、人機(jī)接口和接口擴(kuò)展等模塊組成，如圖l所示。由圖1可見，以內(nèi)含C52兼容單片機(jī)的ADuC845為控制核心．配有640 KB的非易失RAM數(shù)據(jù)存儲(chǔ)器、外擴(kuò)鍵盤輸人、320x240點(diǎn)陣的圖形液晶顯示器進(jìn)行漢字、圖形、曲線和數(shù)據(jù)顯示，超溫報(bào)警裝置等外圍電路；預(yù)留微型打印機(jī)接口，可以現(xiàn)場(chǎng)打印輸出結(jié)果；預(yù)留RS232接口，能和PC機(jī)聯(lián)機(jī)，將現(xiàn)場(chǎng)檢測(cè)的數(shù)據(jù)傳輸至PC機(jī)來進(jìn)一步處理、顯示、打印和存檔。

標(biāo)簽： PID 模糊算法電阻爐

上傳時(shí)間： 2013-10-11

上傳用戶：vodssv