IGBT驅(qū)動(dòng)保護(hù)電路作為變頻器主回路和控制回路之間的接口電路，具有承接前后作用.設(shè)計(jì)好驅(qū)動(dòng)保護(hù)電路對(duì)于變頻器正常工作起著舉足輕重的作用，死區(qū)補(bǔ)償對(duì)改善變頻器輸出電壓波形，減小輸出電流諧波含量具有重要意義.本文在詳細(xì)分析IGBT的結(jié)構(gòu)和工作特性的基礎(chǔ)上，以HCPL316為核心設(shè)計(jì)了一套完整的IGBT驅(qū)動(dòng)保護(hù)電路，該電路具有較強(qiáng)驅(qū)動(dòng)能力，適用于驅(qū)動(dòng)中小容量的IGBT：能夠?qū)GBT過電流、過電壓提供保護(hù)，針對(duì)不同型號(hào)1GBT的開關(guān)特性，可調(diào)節(jié)適合的死區(qū)時(shí)間，防止逆變電路橋臂直通，仿真和實(shí)驗(yàn)證明，該驅(qū)動(dòng)保護(hù)電路可以對(duì)變頻器提供可靠的過流、過壓保護(hù)功能；通過調(diào)節(jié)死區(qū)可調(diào)電阻，設(shè)置適合的死區(qū)時(shí)間，保證了變頻器中IGBT安全可靠運(yùn)行.為了減小IGBT驅(qū)動(dòng)電路中產(chǎn)生的死區(qū)效應(yīng)，本文采用基于功率因數(shù)角預(yù)測(cè)方法進(jìn)行死區(qū)補(bǔ)償，該方法首先通過對(duì)功率因數(shù)角的計(jì)算，確定電流矢量在三相靜止坐標(biāo)系中所處的位置，進(jìn)而判斷輸出電流方向，調(diào)節(jié)IGBT控制脈沖寬度以補(bǔ)償變頻器死區(qū)時(shí)間，減少變頻器的輸出電流語波，降低電動(dòng)機(jī)噪聲，延長(zhǎng)電機(jī)壽命，該方法易于軟件實(shí)現(xiàn)、具有補(bǔ)償精確等優(yōu)點(diǎn).在變頻器控制單元中，基于常用SVPWM軟件基礎(chǔ)上，編寫了功率因數(shù)角預(yù)測(cè)死區(qū)補(bǔ)償算法.通過對(duì)變頻器死區(qū)補(bǔ)償前后的試驗(yàn)，證明了本文所提方法的正確性和有效性.
上傳時(shí)間： 2022-06-19
上傳用戶：
RX8025 手冊(cè)好像不太嚴(yán)謹(jǐn)，有問題如下：一.《RX-8025T 使用說明》的第2 頁的引腳(圖1)與《RX8025T 規(guī)格書》的引腳（圖2）中的第12 腳功能不一。圖1圖2二. 《RX-8025T 使用說明》中的電路圖有問題電路圖中的R2 R3 應(yīng)該接+5V 。三．《RX-8025T 使用說明》中的時(shí)序圖沒有寫明時(shí)間時(shí)序圖中沒說明Tlow 和Thigh 等等的時(shí)間。四. 《RX-8025T 使用說明》沒說明寄存器中（—）表示什么意思。
標(biāo)簽： rx8025t
上傳時(shí)間： 2022-06-19
上傳用戶：1208020161
變頻器是指利用電力電子器件將工頰的交流電源變換為用戶所需頻率的交流電源，它分為直接變頻（交一交變頻）和間接變頻（交一直-交變頻），間接變頻技術(shù)在穩(wěn)頻穩(wěn)壓和調(diào)頻調(diào)壓的利用率以及變頻電源對(duì)負(fù)載特性的影響等方面，都具有明顯的優(yōu)勢(shì)，是目前變頻技術(shù)領(lǐng)域普遍采取的方式，本課題所研究的正是間接變頻中的脈寬調(diào)制（PWM）變頻器技術(shù)由于IGBT器件的開關(guān)速度很快，當(dāng)IGBT關(guān)斷或績(jī)流二極管反向恢復(fù)時(shí)會(huì)產(chǎn)生很大的di/dr，該dild在主電路的布線電感上引發(fā)較大的尖峰電壓（關(guān)斷浪涌電壓）.在采用PWM開關(guān)控創(chuàng)模式的IGBT變頻器中，IGBT的開關(guān)狀態(tài)不但與PWM脈沖有關(guān)，還與變頻器主電路元器件及負(fù)載特性有很大關(guān)系，為了確保IGBT安全可靠的工作，有必要進(jìn)一步分析主電路和緩沖電路各器件的工作情況和接相過程，以期設(shè)計(jì)出有效的IGBT保護(hù)電路。本文推導(dǎo)了兩電平PWM三相變頻器的數(shù)學(xué)模型，對(duì)變頻器主電路的換相過程及緩沖電路的工作方式利用PSIM軟件進(jìn)行了細(xì)致的仿真分析，同時(shí)也仿真研究了布線電感及緩沖電路各參數(shù)對(duì)1GBT關(guān)斷電壓的影響；詳細(xì)介紹了變頻器所包含的各電路環(huán)節(jié)的理論基礎(chǔ)及設(shè)計(jì)過程：并在大量的文獻(xiàn)資料和相關(guān)仿真分析的基礎(chǔ)上推導(dǎo)出套級(jí)沖電路器件參數(shù)的計(jì)算公式，實(shí)踐表明計(jì)算結(jié)果符合要求并取得了良好的效果。經(jīng)過大量的實(shí)驗(yàn)和反復(fù)的改進(jìn)，并給出了調(diào)試結(jié)果及變頻器的額定輸出電壓、電流波形。通過將試驗(yàn)結(jié)果與理論外析進(jìn)行比較驗(yàn)證，證明了理論分析的合理性，本文所研究設(shè)計(jì)的變頻器性能穩(wěn)定，運(yùn)行可靠，完全滿足設(shè)計(jì)要求.
上傳時(shí)間： 2022-06-21
上傳用戶：bluedrops
約束管理器是一個(gè)交叉的平臺(tái)，以工作簿和工作表的形式在Cadence PCB設(shè)計(jì)流程中用于管理所有工具的高速電子約束。約束管理器讓你定義、查看和校驗(yàn)從原理圖到分析到PCB設(shè)計(jì)實(shí)現(xiàn)的設(shè)計(jì)流程中每一步的約束。可以使用約束管理器和SigXplorer Expert開發(fā)電路的拓?fù)洳⒌贸鲭娮蛹s束，可以包含定制約束、定制測(cè)量和定制激勵(lì)。本培訓(xùn)教材描述的主要是怎樣在約束管理器中提取約束，并且約束如何與原理圖和PCB的屬性同步。本教材的內(nèi)容是約束管理器、Concept HDL和PCB Design的緊密集成的集錦。所謂約束就是用戶定義的限制條件，當(dāng)在板上走線和放置元件時(shí)會(huì)遵守這些約束。電子約束（ECSets）就是限制PCB上與電行為有關(guān)的對(duì)象，比如可以設(shè)置某個(gè)網(wǎng)絡(luò)最大傳輸延遲為2ns。
上傳時(shí)間： 2022-07-07
上傳用戶：jason_vip1
SEW 變頻器與ABPLC 通過EthernetIP 通訊控制第一步：根據(jù)電機(jī)的名牌設(shè)定電機(jī)參數(shù)，具體操作按下圖步驟操作即可。第二步：利用SEW變頻器軟件或AB 的BOOTP-DHCP Server軟件設(shè)定IP 地址。第三步： 組態(tài)PLC，要用AB 通用的以太網(wǎng)模塊按下面的配置來組態(tài)。我們現(xiàn)場(chǎng)測(cè)試過用SEW官網(wǎng)的EDS文件通訊不上，后來用這個(gè)可以的。第四步： 利用變頻器面板按鈕手動(dòng)啟動(dòng)停止， 測(cè)試電機(jī)運(yùn)轉(zhuǎn)是否正常。通過上下鍵選擇到如下圖指示燈亮，按下Enter 確認(rèn)，按下run 鍵，調(diào)節(jié)旋鈕給定速度，電機(jī)就可以轉(zhuǎn)了。第五步：配置變頻器參數(shù)。按下圖紅框中的參數(shù)進(jìn)行配置。第六步：通過PLC給出命令，啟動(dòng)停止變頻器。給定速度，斜坡，啟動(dòng)。控制字1除了基本控制塊中包含的最重要的驅(qū)動(dòng)功能外，在有效高位字節(jié)中包括內(nèi)部設(shè)定功能用的功能位，其可以在MOVIDRIVE變頻器中產(chǎn)生。
標(biāo)簽： sew 變頻器 abplc ethernetip
上傳時(shí)間： 2022-07-23
上傳用戶：
本文主要以串聯(lián)諧振型感應(yīng)加熱電源為研究對(duì)象,通過分析其負(fù)載特性及調(diào)功控制方式,選擇不控整流加逆變移相調(diào)功控制方式,其中重點(diǎn)分析感性移相式PWM感應(yīng)加熱電源調(diào)功控制方式,及其在由自關(guān)斷器件MOSFET組成的串聯(lián)諧振逆變器中的應(yīng)用,并深入分析了感性移相式PWM控制方式調(diào)功特性。同時(shí)針對(duì)感應(yīng)加熱電源這個(gè)具有復(fù)雜的參數(shù)時(shí)變性,結(jié)構(gòu)非線性的工業(yè)控制對(duì)象,在MATLAB/Simulink環(huán)境下建立了感性移相PWM感應(yīng)加熱電源的系統(tǒng)閉環(huán)控制模型,進(jìn)行了移相式感應(yīng)加熱電源系統(tǒng)仿真研究。 在理論分析的基礎(chǔ)上,設(shè)計(jì)了200W/100kHz感性移相式感應(yīng)加熱電源的主電路及控制電路。通過對(duì)移相諧振全橋軟開關(guān)控制器UC3879的學(xué)習(xí)和了解,設(shè)計(jì)并搭建一種區(qū)別以往的移相式感應(yīng)加熱電源的鎖相移相調(diào)功的控制平臺(tái),即鎖相環(huán)電路和基于UC3879設(shè)計(jì)的移相調(diào)功電路相配合的方案。并設(shè)計(jì)了它激重復(fù)掃頻轉(zhuǎn)自激的啟動(dòng)方法,大大提高了電源的啟動(dòng)成功率。同時(shí)搭建了200W/100kHz移相式感應(yīng)加熱電源實(shí)驗(yàn)平臺(tái),完成了系統(tǒng)閉環(huán)控制,實(shí)驗(yàn)結(jié)果驗(yàn)證了本文理論分析的正確性及控制方案的可行性。
標(biāo)簽： 3879 UC 高頻感應(yīng)
上傳時(shí)間： 2013-07-15
上傳用戶：bruce5996
H.264/AVC是國(guó)際電信聯(lián)盟與國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì)聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)，簡(jiǎn)稱H.264。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長(zhǎng)編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對(duì)于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長(zhǎng)編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標(biāo)準(zhǔn)不同，它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計(jì)上的困難。 作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對(duì)這些瓶頸，對(duì)CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，這些優(yōu)化設(shè)計(jì)包括多參考?jí)K的表格預(yù)測(cè)法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語言對(duì)所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述，用EDA軟件對(duì)其主要功能模塊進(jìn)行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時(shí)通信要求，為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。
上傳時(shí)間： 2013-06-22
上傳用戶：diamondsGQ
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè)
上傳時(shí)間： 2013-06-13
上傳用戶：夜月十二橋
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項(xiàng)新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價(jià)是計(jì)算復(fù)雜度的增加，據(jù)估計(jì)其編碼的計(jì)算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實(shí)時(shí)視頻處理領(lǐng)域。針對(duì)這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計(jì)算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動(dòng)估計(jì)方面，國(guó)內(nèi)外在這方面的研究已經(jīng)很成熟。而針對(duì)幀內(nèi)/幀間預(yù)測(cè)編碼的研究卻較少。因此研究預(yù)測(cè)模式的快速算法具有理論意義和應(yīng)用價(jià)值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點(diǎn)，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計(jì)算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測(cè)模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測(cè)模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌愋瓦M(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時(shí)，結(jié)合小塊模式搜索中途停止準(zhǔn)則來確定最優(yōu)模式。仿真表明：改進(jìn)算法相對(duì)與原來算法能夠節(jié)省很多的編碼時(shí)間（平均下降了49.3％），但帶來的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時(shí)在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對(duì)4×4點(diǎn)數(shù)據(jù)做一次變換，只需通過8×8次加法和2×8次移位運(yùn)算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計(jì)流程，并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計(jì)具備了成本低，周期短，設(shè)計(jì)方法靈活等優(yōu)點(diǎn)，具有廣闊的市場(chǎng)應(yīng)用前景。 仿真表明，通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)編碼。
上傳時(shí)間： 2013-07-18
上傳用戶：zukfu
目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展，電力系統(tǒng)的行為也將會(huì)越來越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器，電網(wǎng)的日趨復(fù)雜化對(duì)其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案，簡(jiǎn)要分析了其軟硬件結(jié)構(gòu)和功能；接著針對(duì)故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問題，提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案；針對(duì)大容量故障數(shù)據(jù)的存儲(chǔ)問題，設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案，并運(yùn)用modelsim6.0仿真工具對(duì)設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真；研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問題；最后討論了行波測(cè)距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問題。
上傳時(shí)間： 2013-07-17
上傳用戶：asddsd
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
