通用陣列邏輯GAL實現(xiàn)基本門電路的設計 一、實驗目的 1.了解GAL22V10的結(jié)構(gòu)及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。 二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構(gòu)成。GAL芯片必須借助GAL的開發(fā)軟件和硬件，對其編程寫入后，才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結(jié)合起來，在功能和結(jié)構(gòu)上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統(tǒng)速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態(tài)機、狀態(tài)控制及數(shù)據(jù)處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。 另外，采用ispGAL22V10來實現(xiàn)諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現(xiàn)在系統(tǒng)編程，每片ispGAL22V10需要有四個在系統(tǒng)編程引腳，它們是串行數(shù)據(jù)輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統(tǒng)編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統(tǒng)編程。 ispGAL22V10的內(nèi)部結(jié)構(gòu)圖如圖1-3所示。 2.編譯、下載源文件 用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經(jīng)過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數(shù)據(jù)文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數(shù)字電子系統(tǒng)進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優(yōu)化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發(fā)者一個簡單而有力的工具。
標簽： GAL 陣列 邏輯 門電路
上傳時間： 2013-11-17
上傳用戶：看到了沒有
本文基于探索正弦交流電路中電感L、電容C元件特性的目的，運用Multisim10軟件對L、C元件的特性進行了仿真實驗分析，給出了Multisim仿真實驗方案，仿真了電感、電容元件的交流電壓和電流的相位關系，正弦電壓、正弦電流有效值和電抗的數(shù)值關系，虛擬仿真實驗結(jié)果與理論分析計算結(jié)果相一致，結(jié)論是仿真實驗可直觀形象地描述元件的工作特性。將電路的硬件實驗方式向多元化方式轉(zhuǎn)移，利于培養(yǎng)知識綜合、知識應用、知識遷移的能力。
標簽： Multisim 正弦交流電路 元件 仿真分析
上傳時間： 2013-10-15
上傳用戶：yimoney
基于探索電容濾波電路工作波形仿真實驗技術的目的，采用Multisim10仿真軟件對電容濾波電路的工作波形進行了仿真實驗測試，給出了Multisim仿真實驗方案，仿真分析了濾波電容選取不同數(shù)值時電路工作波形、電路性能的變化情況。結(jié)論是仿真實驗可直觀形象地描述電容濾波電路的工作特性，有利于系統(tǒng)地研究電路的構(gòu)成及電路元件參數(shù)的選擇。
標簽： Multisim 電容濾波電路 工作波形 仿真分析
上傳時間： 2015-01-02
上傳用戶：Sophie
驅(qū)動電路的性能很大程度上影響整個系統(tǒng)的工作性能。驅(qū)動電路的設計中主要考慮功能和性能等方面的因素。本文首先介紹了某平臺的電機驅(qū)動電路，然后就實際工作及實驗中驅(qū)動電路出現(xiàn)的失效信息作以分析，對問題進行總結(jié): 導致樣品失效原因是由于電機產(chǎn)生的反電動勢使功率模塊內(nèi)部的三極管芯片產(chǎn)生表面擊穿，致使電源與地短路，產(chǎn)生大電流導致功率模塊與繼電器以及三極管燒毀。最后并提出了解決方案。
標簽： 光電 電機驅(qū)動 失效分析 電路
上傳用戶：1427796291
為了實現(xiàn)白細胞的五分類，提高識別異常細胞的能力，可通過激光照射通過庫爾特微孔的白細胞粒子，并由光電探測器接收細胞粒子對激光的前向和后向散射信號，達到對細胞內(nèi)部結(jié)構(gòu)的測定[1]。文中設計的光電檢測電路可將細胞粒子散射的光信號轉(zhuǎn)換成電信號，并對電信號進行放大， 與后面的檢測和運算系統(tǒng)對接。實驗結(jié)果表明，該電路具有輸出信噪比大、檢測精度高等特點，并在實際應用中取得了良好的效果。
標簽： 白細胞 分類 光電檢測 電路設計
上傳時間： 2014-01-04
上傳用戶：yare
為了實現(xiàn)鐵路道口列車接近定時報警，提出了一種基于軌道電路的列車測速系統(tǒng)設計方法。在鐵路道口的遠端設置兩段相鄰的25 m軌道電路，列車接近時，兩段軌道電路依次動作。采用單片機電路測出兩段軌道電路動作的時間間隔，即可計算出列車的行駛速度。將列車的速度信息發(fā)送給道口控制中心，確定道口合理的關閉時機。實驗結(jié)果表明，測速精度可達到0.1 m /s，能夠滿足系統(tǒng)的要求。
標簽： 軌道電路 列車測速 系統(tǒng)設計 鐵路道口
上傳時間： 2014-09-10
上傳用戶：xc216
分析了虛擬觸發(fā)器單元的構(gòu)建方法,解決了虛擬儲存單元輸出狀態(tài)數(shù)據(jù)的暫存與傳遞問題,對新形式下基于虛擬儀器的數(shù)字邏輯電路實驗、教學方法更新和拓展虛擬儀器應用領域提供了新的思路。
標簽： 時序電路 仿真 數(shù)據(jù)交換 虛擬儀器
上傳時間： 2013-11-09
上傳用戶：stvnash
基于探索 RLC二階電路仿真實驗技術的目的，采用Multisim仿真軟件對RLC二階電路暫態(tài)過程進行了仿真實驗測試，給出了電路在過阻尼、臨界阻尼、欠阻尼等情況下零輸入響應及零狀態(tài)響應的Multisim仿真方案，并介紹了不同工作條件下仿真時Multisim中信號源的選取及設置條件。結(jié)論是仿真實驗可直觀形象地描述RLC二階電路的工作過程，將電路的硬件實驗方式向多元化方式轉(zhuǎn)移，利于培養(yǎng)知識綜合、知識應用、知識遷移的能力，使電路分析更加靈活和直觀。
標簽： Multisim RLC 二階電路 暫態(tài)過程
上傳時間： 2013-11-20
上傳用戶：誰偷了我的麥兜
這是一個ARM的實驗。主要是使用PWM6輸出一個固定占空比的單邊沿控制PWM信號，通過濾波電路實現(xiàn)DAC轉(zhuǎn)換。使用ADS1.2開發(fā)環(huán)境
標簽： PWM6 ARM PWM 實驗
上傳時間： 2014-06-27
上傳用戶：秦莞爾w
初學者首選各種實驗原代碼，主要包括PC電腦與目標板RS232通信，模擬RS232通信，四個8段數(shù)碼管顯示，8個發(fā)光二極管顯示，5個按鍵，音樂輸出電路
標簽： 初學者 代碼 實驗
上傳時間： 2014-01-24
上傳用戶：lvzhr
蟲蟲下載站版權所有 京ICP備2021023401號-1
