Multisim可用于原理圖輸入、SPICE仿真、和電路設(shè)計(jì)，無(wú)需SPICE專(zhuān)業(yè)知識(shí)，即可通過(guò)仿真來(lái)減少設(shè)計(jì)流程前期的原型反復(fù)。Multisim可識(shí)別錯(cuò)誤、驗(yàn)證設(shè)計(jì)，以及更快地原型。此外，Multisim原理圖可無(wú)縫轉(zhuǎn)換到NI Ultiboard中完成PCB設(shè)計(jì)。評(píng)估版軟件不能打印圖表以及導(dǎo)出最終Gerber文件。更多信息請(qǐng)?jiān)L問(wèn)ni.com/multisim/zhs/。
標(biāo)簽： Ultiboard Multisim NI 評(píng)估軟件
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：micheal158235
DesignSpark PCB 第3版現(xiàn)已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡(jiǎn)體和繁體版, 趕快下載來(lái)看看! 設(shè)計(jì)PCB產(chǎn)品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽： DesignSpark PCB 設(shè)計(jì)工具 免費(fèi)下載
上傳時(shí)間： 2013-10-19
上傳用戶(hù)：小眼睛LSL
DesignSpark PCB 第3版現(xiàn)已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡(jiǎn)體和繁體版, 趕快下載來(lái)看看! 設(shè)計(jì)PCB產(chǎn)品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽： DesignSpark PCB 設(shè)計(jì)工具 免費(fèi)下載
上傳時(shí)間： 2013-10-07
上傳用戶(hù)：a67818601
NI Multisim 電子電路設(shè)計(jì)和仿真軟件 NI Ultiboard PCB板設(shè)計(jì)軟件 組成電子電路設(shè)計(jì)的套件
標(biāo)簽： Ultiboard Multisim NI 12
上傳時(shí)間： 2013-10-12
上傳用戶(hù)：ruixue198909
NI電路設(shè)計(jì)套件快速入門(mén)
標(biāo)簽： 電路設(shè)計(jì) 套件 快速入門(mén)
上傳時(shí)間： 2014-12-31
上傳用戶(hù)：dongbaobao
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開(kāi)使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱(chēng)防呆,特殊情況另作處理. 4.連板掏空長(zhǎng)度超過(guò)板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱(chēng)光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱(chēng)設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過(guò)軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2013-10-15
上傳用戶(hù)：3294322651
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線(xiàn) )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線(xiàn)....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：1234xhb
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見(jiàn)的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來(lái)劃分類(lèi)別，圖一中不同類(lèi)別的英文縮寫(xiě)名稱(chēng)原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類(lèi)很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過(guò)伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線(xiàn)連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線(xiàn)從中斷裂，那是使用不當(dāng)引發(fā)過(guò)電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見(jiàn)的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線(xiàn)，若以L(fǎng)ED二支接腳的極性來(lái)做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線(xiàn)連接正極的腳。當(dāng)LED通過(guò)正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱(chēng)為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱(chēng)為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線(xiàn)、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶(hù)：372825274
J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。
上傳時(shí)間： 2013-10-31
上傳用戶(hù)：1966640071
價(jià)值5k的labview數(shù)據(jù)采集NI官方資料免費(fèi)下載 6個(gè)教程 非常經(jīng)典
標(biāo)簽： labview 價(jià)值 數(shù)據(jù)采集 免費(fèi)下載
上傳時(shí)間： 2013-10-27
上傳用戶(hù)：kachleen
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
