隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號處理的實現(xiàn)在雷達信號處理中有著重要地位。模型化設(shè)計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設(shè)計門檻，而且縮短了開發(fā)周期，提高了設(shè)計效率。這使得FPGA模型化設(shè)計成為了FPGA系統(tǒng)設(shè)計的發(fā)展趨勢。本文針對常見雷達信號處理模塊的FPGA模型化實現(xiàn)，在以下幾個方面展開研究：首先對基于FPGA的模型化設(shè)計方法進行了研究，給出了模型化設(shè)計方法的發(fā)展現(xiàn)狀和趨勢，并對本文中使用的模型化設(shè)計方法的軟件工具System Generator和AccelDSP進行了介紹。其次使用這兩種軟件工具對FIR濾波器進行了模型化設(shè)計并同RTL(寄存器傳輸級)設(shè)計方法進行對比，全面分析了模型化設(shè)計方法和RTL設(shè)計方法的優(yōu)缺點。然后在簡明闡述雷達信號處理原理的基礎(chǔ)上，使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動目標顯示(MTI)及恒虛警(CFAR)處理等雷達信號處理模塊進行了自頂向下的模型化設(shè)計。在Simulink中進行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進行了RTL的時序仿真分析。關(guān)鍵詞：雷達信號處理 FPGA 模型化設(shè)計 System Generator AccelDSP
標簽：
FPGA
模型
雷達信號
上傳時間：
2013-07-25
上傳用戶：zhangsan123
