<rt id="wkgqq"></rt>
PCI架構(gòu)資料_適合入門者學(xué)習(xí),先看這份資料再去研讀PCI SPEC 會更快上手,本資料只要是讓初學(xué)者對PCI架構(gòu)有更近一步的認(rèn)識
上傳時間： 2014-01-25
上傳用戶：13215175592
USB是PC體系中的一套全新的工業(yè)標(biāo)準(zhǔn)，它支持單個主機(jī)與多個外接設(shè)備同時進(jìn)行數(shù)據(jù)交換。 首先會介紹USB的結(jié)構(gòu)和特點，包括總線特徵、協(xié)議定義、傳輸方式和電源管理等等。這部分內(nèi)容會使USB開發(fā)者和用戶對USB有一整體的認(rèn)識。
標(biāo)簽： USB
上傳時間： 2015-10-18
上傳用戶：lixinxiang
這個是去年寫的東東。 以前公司一直使用易飛ERP，也因此自學(xué)了Delphi（本人以前一直使用VFP）, 這是第一個模擬易飛界面的東東。 以前有進(jìn)過易飛俱樂部論壇（http://www.dcmsclub.com）的朋友可能有下載過。 裏面使用到的都是D7裏自帶的標(biāo)準(zhǔn)組件. 認(rèn)識一些共同研究易飛及Delphi編程方面的朋友. 由于本人也在處于入門階段，非常感謝盒子及各位朋友的幫助。3Q！ 先把MainMenu.exe文件改名下（可不要覆蓋掉原來易飛的文件啊）， 解壓復(fù)制到易飛安裝目錄下的c_dsbin文件夾裏 如 易飛安裝在D盤的Conductor 文件夾,則解壓至D:\Conductor\c_dsbin 注：本源碼只供新手參考，有錯的請指出。
標(biāo)簽： ERP
上傳時間： 2016-11-07
上傳用戶：lanhuaying
電子產(chǎn)品功能越來越強(qiáng)大的同時，對便攜的要求也越來越高，小型化設(shè)計成為很多電子設(shè)計公司的研究課題。本文以小型化設(shè)計的方法、挑戰(zhàn)和趨勢為主線，結(jié)合Cadence SPB16.5在小型化設(shè)計方面的強(qiáng)大功能，全面剖析小型化設(shè)計的工程實現(xiàn)。主要包括以下內(nèi)容：小型化設(shè)計的現(xiàn)狀和趨勢，以及現(xiàn)在主流的HDI加工工藝，介紹最新的ANYLAYER（任意階）技術(shù)的設(shè)計方法以及工藝實現(xiàn)，介紹埋阻、埋容的應(yīng)用，埋入式元器件的設(shè)計方法以及工藝實現(xiàn)。同時介紹Cadence SPB16.5軟件對小型化設(shè)計的支持。最后介紹HDI設(shè)計在高速中的應(yīng)用以及仿真方法，HDI在通信系統(tǒng)類產(chǎn)品中的應(yīng)用，HDI和背鉆的比較等。
標(biāo)簽：
上傳時間： 2014-01-18
上傳用戶：yph853211
透過增加輸入電容，可以在獲得更多鏈波電流的同時，還能藉由降低輸入電容的壓降來縮小電源的工作輸入電壓範(fàn)圍。這會影響電源的變壓器圈數(shù)比以及各種電壓與電流應(yīng)力(current stresscurrent stress current stresscurrent stress current stress current stress )。電容鏈波電流額定值越大，應(yīng)力越小，電源效率也就越高。
上傳時間： 2013-11-11
上傳用戶：jelenecheung
電子產(chǎn)品功能越來越強(qiáng)大的同時，對便攜的要求也越來越高，小型化設(shè)計成為很多電子設(shè)計公司的研究課題。本文以小型化設(shè)計的方法、挑戰(zhàn)和趨勢為主線，結(jié)合Cadence SPB16.5在小型化設(shè)計方面的強(qiáng)大功能，全面剖析小型化設(shè)計的工程實現(xiàn)。主要包括以下內(nèi)容：小型化設(shè)計的現(xiàn)狀和趨勢，以及現(xiàn)在主流的HDI加工工藝，介紹最新的ANYLAYER（任意階）技術(shù)的設(shè)計方法以及工藝實現(xiàn)，介紹埋阻、埋容的應(yīng)用，埋入式元器件的設(shè)計方法以及工藝實現(xiàn)。同時介紹Cadence SPB16.5軟件對小型化設(shè)計的支持。最后介紹HDI設(shè)計在高速中的應(yīng)用以及仿真方法，HDI在通信系統(tǒng)類產(chǎn)品中的應(yīng)用，HDI和背鉆的比較等。
標(biāo)簽：
上傳時間： 2013-10-08
上傳用戶：nanshan
本次程序的題目為：進(jìn)程管理——支持多個進(jìn)程并發(fā)運(yùn)行的簡單的進(jìn)程管理模擬系統(tǒng)，對本實驗的分析要求是：⑴系統(tǒng)中的同步機(jī)構(gòu)采用信號量上的P、V操作的機(jī)制；⑵控制機(jī)構(gòu)包括阻塞和喚醒操作；⑶時間片中斷處理程序處理模擬的時間片中斷；⑷進(jìn)程調(diào)度程序負(fù)責(zé)為各進(jìn)程分配處理機(jī)；⑸根據(jù)用戶的需求來創(chuàng)建n個進(jìn)程(n為即滿足用戶需求,又不超出系統(tǒng)可容的最大進(jìn)程數(shù)),各進(jìn)程互斥地訪問使用臨界資源 S1、S2；⑹使用動態(tài)優(yōu)先數(shù)(如：隨阻塞次數(shù)的增加而減小優(yōu)先數(shù)，以提高其優(yōu)先權(quán))；⑺進(jìn)程結(jié)束后應(yīng)能夠撤消；⑻進(jìn)程間能實現(xiàn)“發(fā)送”和“接收”兩個消息緩沖通信操作；⑼系統(tǒng)在運(yùn)行過程中隨機(jī)打印出各進(jìn)程的狀態(tài)變換過程、系統(tǒng)的調(diào)度過程及公共變量的變化情況，在一個進(jìn)程運(yùn)行完畢，進(jìn)入完成狀態(tài)后，可以將該進(jìn)程撤消，也可以動態(tài)的創(chuàng)建另一個新的進(jìn)程。
標(biāo)簽： 進(jìn)程 程序 模擬系統(tǒng) 運(yùn)行
上傳時間： 2014-01-01
上傳用戶：ggwz258
本次程序的題目為：進(jìn)程管理——支持多個進(jìn)程并發(fā)運(yùn)行的簡單的進(jìn)程管理模擬系統(tǒng)，對本實驗的分析要求是：⑴系統(tǒng)中的同步機(jī)構(gòu)采用信號量上的P、V操作的機(jī)制；⑵控制機(jī)構(gòu)包括阻塞和喚醒操作；⑶時間片中斷處理程序處理模擬的時間片中斷；⑷進(jìn)程調(diào)度程序負(fù)責(zé)為各進(jìn)程分配處理機(jī)；⑸根據(jù)用戶的需求來創(chuàng)建n個進(jìn)程(n為即滿足用戶需求,又不超出系統(tǒng)可容的最大進(jìn)程數(shù)),各進(jìn)程互斥地訪問使用臨界資源 S1、S2；⑹使用動態(tài)優(yōu)先數(shù)(如：隨阻塞次數(shù)的增加而減小優(yōu)先數(shù)，以提高其優(yōu)先權(quán))；⑺進(jìn)程結(jié)束后應(yīng)能夠撤消；⑻進(jìn)程間能實現(xiàn)“發(fā)送”和“接收”兩個消息緩沖通信操作；⑼系統(tǒng)在運(yùn)行過程中隨機(jī)打印出各進(jìn)程的狀態(tài)變換過程、系統(tǒng)的調(diào)度過程及公共變量的變化情況，在一個進(jìn)程運(yùn)行完畢，進(jìn)入完成狀態(tài)后，可以將該進(jìn)程撤消，也可以動態(tài)的創(chuàng)建另一個新的進(jìn)程。
標(biāo)簽： 進(jìn)程 程序 模擬系統(tǒng) 運(yùn)行
上傳時間： 2013-12-03
上傳用戶：kikye
Boost C++ Libraries Free peer-reviewed portable C++ source libraries Boost C++ Libraries 基本上是一個免費(fèi)的 C++ 的跨平臺函式庫集合，基本上應(yīng)該可以把它視為 C++ STL 的功能再延伸；他最大的特色在於他是一個經(jīng)過「同行評審」（peer review，可參考維基百科）、開放原始碼的函式庫，而且有許多 Boost 的函式庫是由 C++ 標(biāo)準(zhǔn)委員會的人開發(fā)的，同時部分函式庫的功能也已經(jīng)成為 C++ TR1 (Technical Report 1，參考維基百科)、TR2、或是 C++ 0x 的標(biāo)準(zhǔn)了。 它的官方網(wǎng)站是：http://www.boost.org/，包含了 104 個不同的 library；由於他提供的函式庫非常地多，的內(nèi)容也非常地多元，根據(jù)官方的分類，大致上可以分為下面這二十類： 字串和文字處理（String and text processing） 容器（Containers） Iterators 演算法（Algorithms） Function objects and higher-order programming 泛型（Generic Programming） Template Metaprogramming Preprocessor Metaprogramming Concurrent Programming 數(shù)學(xué)與數(shù)字（Math and numerics） 正確性與測試（Correctness and testing） 資料結(jié)構(gòu)（Data structures） 影像處理（Image processing） 輸入、輸出（Input/Output） Inter-language support 記憶體（Memory） 語法分析（Parsing） 程式介面（Programming Interfaces） 其他雜項 Broken compiler workarounds 其中每一個分類，又都包含了一個或多個函式庫，可以說是功能相當(dāng)豐富。
標(biāo)簽： Boost C++ Libraries
上傳時間： 2015-05-15
上傳用戶：fangfeng
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報告主要介紹ARM JTAG測試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標(biāo)準(zhǔn)開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標(biāo)準(zhǔn)最初是由JTAG這個組織提出，最終由IEEE批準(zhǔn)並且標(biāo)準(zhǔn)化，所以，IEEE 1149.1這個標(biāo)準(zhǔn)一般也俗稱JTAG測試標(biāo)準(zhǔn)。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標(biāo)簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時間： 2016-08-16
上傳用戶：sssl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
