<bdo id="qw2sc"></bdo>
<input id="qw2sc"></input>
mp3解碼算法分析
標簽： mp3 解碼 算法分析
上傳時間： 2013-10-08
上傳用戶：趙一霞a
解決PID算法問題，超好，希望大家支持呀！！！！！！！！！
標簽： PID 模擬 數字 算法
上傳時間： 2013-11-09
上傳用戶：zhangliming420
溫度控制的PID算法的C語言程序
標簽： PID 溫度控制 C語言程序 算法
上傳用戶：box2000
算法設計與分析
標簽： 算法 設計與分析
上傳時間： 2014-01-08
上傳用戶：wangjin2945
-算法大全
標簽： 算法
上傳時間： 2014-12-25
上傳用戶：huaidan
51單片機PID算法程序的位置式PID控制算法
標簽： PID 51單片機 算法 程序
上傳時間： 2013-11-24
上傳用戶：jasson5678
小弟剛學32，做了個生命沙漏，其實主要是為了鍛煉編程，這是我寫的一個核心算法，希望各位大哥不吝賜教啊！
標簽： 核心 算法
上傳時間： 2013-10-26
上傳用戶：lbbyxmoran
DSP的使用正呈爆炸式發展。OFDM、GPS相關器、FFT、FIR濾波器或H.264之類計算密集型算法在從移動電話到汽車的各種應用中都很常見。設計人員實現DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長研制周期使其對許多設計而言并不適用。定制ASIC的研制周期可達一年之久，比最終產品的使用壽命都長。FPGA已占居較大的市場份額，因為其能提供比DSP處理器更好的吞吐量，而且沒有ASIC的極大NRE和較長研制周期。 因此，常常將基于ARM的MCU和FPGA結合使用來實現這些設計，其中FPGA實現設計的DSP部分。然而，FPGA也有其自身的不足--最突出的是功耗很高(靜態功耗接近2W)，且性能比ASIC慢。FPGA時鐘用于邏輯執行時通常限制為50MHz，而ASIC可以400MHz或更高頻率執行邏輯。其他缺點還包括在IP載入基于SRAM的FPGA時安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開發時間較快。與基于ARM的非可定制標準產品MCU一樣，不需要單獨的ARM許可。 可定制MCU利用新型金屬可編程單元結構（MPCF）ASIC技術，其門密度介于170K門/mm2與210K門/mm2之間，與基于單元的ASIC相當。例如，實現D觸發器（DFF）的MPCF單元與標準的單元DFF都使用130nm的工藝，所用面積差不多相同。
標簽： ARM MCU DSP 處理器
上傳時間： 2013-10-29
上傳用戶：xymbian
當執行機構需要的不是控制量的絕對值，而是控制量的增量（例如去驅動 步進電動機）時，需要用PID的“增量算法”。 增量式PID控制算法可以通過（2-4）式推導出。由(2-4)可以得到控制器 的第k-1個采樣時刻的輸出值為：
標簽： PID 51單片機 增量式 控制算法
上傳時間： 2013-10-11
上傳用戶：waizhang
在通信系統中從多檢錯手段中，CRC是非常著名的一種。CRC-全稱循環冗余校驗是對數據塊校驗的一種高效的差錯控制方法。在單片機通信系統設計過程中，當傳輸距離較遠或是采用無線傳輸時，為了保證高效而無錯地傳輸數據，必須對數據進行檢錯，從性能和成本上考慮，采用CRC校驗算法遠優于奇遇校驗和算術和校驗等方法。CRC的計算有兩種方法，一種是采用專門的硬件，另一種就是軟件方法。對于小型低成本的51單片機系統而言，常常需要在沒有相關硬件的支持下實現CRC校驗，也即通過軟件來完成CRC計算（CRC算法）。 這里給出了3種算法，從性能和成本上考慮，它們的適用范圍也稍有不同：第一種適用于單片機程序存儲空間較小但CRC計算速度要求不高的情況；第二種適用于程序存儲空間較大且CRC計算速度要求較高的情況；最后一種適用于程序存儲空間不太大，且CRC計算速度要求適中的情況。
標簽： CRC 單片機 通信系統 算法
上傳時間： 2014-12-26
上傳用戶：dongbaobao
蟲蟲下載站版權所有 京ICP備2021023401號-1
<input id="sqm4a"></input>
