<input id="0cciy"></input>
溫度華氏轉變攝氏 #include <stdio.h> #include <stdlib.h> enum x {A,B,C,D,E} int main(void) { int a=73,b=85,c=66 { if (a>=90) printf("a=A等級!!\n") else if (a>=80) printf("73分=B等級!!\n") else if (a>=70) printf("73分=C等級!!\n") else if (a>=60) printf("73分=D等級!!\n") else if (a<60) printf("73分=E等級!!\n") } { if (b>=90) printf("b=A等級!!\n") else if (b>=80) printf("85分=B等級!!\n") else if (b>=70) printf("85分=C等級!!\n") else if (b>=60) printf("85分=D等級!!\n") else if (b<60) printf("85分=E等級!!\n") } { if (c>=90) printf("c=A等級!!\n") else if (c>=80) printf("66分=B等級!!\n") else if (c>=70) printf("66分=C等級!!\n") else if (c>=60) printf("66分=D等級!!\n") else if (c<60) printf("66分=E等級!!\n") } system("pause") return 0 }
上傳時間： 2013-12-12
上傳用戶：亞亞娟娟123
給定兩個集合A、B，集合內的任一元素x滿足1 ≤ x ≤ 109，并且每個集合的元素個數不大于105。我們希望求出A、B之間的關系。 任 務 ：給定兩個集合的描述，判斷它們滿足下列關系的哪一種： A是B的一個真子集，輸出“A is a proper subset of B” B是A的一個真子集，輸出“B is a proper subset of A” A和B是同一個集合，輸出“A equals B” A和B的交集為空，輸出“A and B are disjoint” 上述情況都不是，輸出“I m confused!”
標簽：
上傳時間： 2017-03-15
上傳用戶：yulg
MSP430系列flash型超低功耗16位單片機MSP430系列單片機在超低功耗和功能集成等方面有明顯的特點。該系列單片機自問世以來，頗受用戶關注。在2000年該系列單片機又出現了幾個FLASH型的成員，它們除了仍然具備適合應用在自動信號采集系統、電池供電便攜式裝置、超長時間連續工作的設備等領域的特點外，更具有開發方便、可以現場編程等優點。這些技術特點正是應用工程師特別感興趣的。《MSP430系列FLASH型超低功耗16位單片機》對該系列單片機的FLASH型成員的原理、結構、內部各功能模塊及開發方法與工具作詳細介紹。MSP430系列FLASH型超低功耗16位單片機 目錄 第1章 引 論1.1 MSP430系列單片機1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章 結構概述2.1 引 言2.2 CPU2.3 程序存儲器2.4 數據存儲器2.5 運行控制2.6 外圍模塊2.7 振蕩器與時鐘發生器第3章 系統復位、中斷及工作模式3.1 系統復位和初始化3.1.1 引 言3.1.2 系統復位后的設備初始化3.2 中斷系統結構3.3 MSP430 中斷優先級3.3.1 中斷操作--復位/NMI3.3.2 中斷操作--振蕩器失效控制3.4 中斷處理 3.4.1 SFR中的中斷控制位3.4.2 中斷向量地址3.4.3 外部中斷3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗應用的要點23第4章 存儲空間4.1 引 言4.2 存儲器中的數據4.3 片內ROM組織4.3.1 ROM 表的處理4.3.2 計算分支跳轉和子程序調用4.4 RAM 和外圍模塊組織4.4.1 RAM4.4.2 外圍模塊--地址定位4.4.3 外圍模塊--SFR4.5 FLASH存儲器4.5.1 FLASH存儲器的組織4.5.2 FALSH存儲器的數據結構4.5.3 FLASH存儲器的控制寄存器4.5.4 FLASH存儲器的安全鍵值與中斷4.5.5 經JTAG接口訪問FLASH存儲器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序計數器PC5.1.2 系統堆棧指針SP5.1.3 狀態寄存器SR5.1.4 常數發生寄存器CG1和CG25.2 尋址模式5.2.1 寄存器模式5.2.2 變址模式5.2.3 符號模式5.2.4 絕對模式5.2.5 間接模式5.2.6 間接增量模式5.2.7 立即模式5.2.8 指令的時鐘周期與長度5.3 指令組概述5.3.1 雙操作數指令5.3.2 單操作數指令5.3.3 條件跳轉5.3.4 模擬指令的簡短格式5.3.5 其他指令第6章 硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 無符號數相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符號數相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 無符號數乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符號數乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的軟件限制6.4.1 尋址模式6.4.2 中斷程序6.4.3 MACS第7章 基礎時鐘模塊7.1 基礎時鐘模塊7.2 LFXT1與XT27.2.1 LFXT1振蕩器7.2.2 XT2振蕩器7.2.3 振蕩器失效檢測7.2.4 XT振蕩器失效時的DCO7.3 DCO振蕩器7.3.1 DCO振蕩器的特性7.3.2 DCO調整器7.4 時鐘與運行模式7.4.1 由PUC啟動7.4.2 基礎時鐘調整7.4.3 用于低功耗的基礎時鐘特性7.4.4 選擇晶振產生MCLK7.4.5 時鐘信號的同步7.5 基礎時鐘模塊控制寄存器7.5.1 DCO時鐘頻率控制7.5.2 振蕩器與時鐘控制寄存器7.5.3 SFR控制位第8章 輸入輸出端口8.1 引 言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中斷控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口邏輯第9章 看門狗定時器WDT9.1 看門狗定時器9.2 WDT寄存器9.3 WDT中斷控制功能9.4 WDT操作第10章 16位定時器Timer_A10.1 引 言10.2 Timer_A的操作10.2.1 定時器模式控制10.2.2 時鐘源選擇和分頻10.2.3 定時器啟動10.3 定時器模式10.3.1 停止模式10.3.2 增計數模式10.3.3 連續模式10.3.4 增/減計數模式10.4 捕獲/比較模塊10.4.1 捕獲模式10.4.2 比較模式10.5 輸出單元10.5.1 輸出模式10.5.2 輸出控制模塊10.5.3 輸出舉例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕獲/比較控制寄存器CCTLx10.6.4 Timer_A中斷向量寄存器10.7 Timer_A的UART應用 第11章 16位定時器Timer_B11.1 引 言11.2 Timer_B的操作11.2.1 定時器長度11.2.2 定時器模式控制11.2.3 時鐘源選擇和分頻11.2.4 定時器啟動11.3 定時器模式11.3.1 停止模式11.3.2 增計數模式11.3.3 連續模式11.3.4 增/減計數模式11.4 捕獲/比較模塊11.4.1 捕獲模式11.4.2 比較模式11.5 輸出單元11.5.1 輸出模式11.5.2 輸出控制模塊11.5.3 輸出舉例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕獲/比較控制寄存器CCTLx11.6.4 Timer_B中斷向量寄存器第12章 USART通信模塊的UART功能12.1 異步模式12.1.1 異步幀格式12.1.2 異步通信的波特率發生器12.1.3 異步通信格式12.1.4 線路空閑多機模式12.1.5 地址位多機通信格式12.2 中斷和中斷允許12.2.1 USART接收允許12.2.2 USART發送允許12.2.3 USART接收中斷操作12.2.4 USART發送中斷操作12.3 控制和狀態寄存器12.3.1 USART控制寄存器UCTL12.3.2 發送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率選擇和調整控制寄存器12.3.5 USART接收數據緩存URXBUF12.3.6 USART發送數據緩存UTXBUF12.4 UART模式，低功耗模式應用特性12.4.1 由UART幀啟動接收操作12.4.2 時鐘頻率的充分利用與UART的波特率12.4.3 多處理機模式對節約MSP430資源的支持12.5 波特率計算 第13章 USART通信模塊的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的從模式13.2 中斷與控制功能 13.2.1 USART接收/發送允許位及接收操作13.2.2 USART接收/發送允許位及發送操作13.2.3 USART接收中斷操作13.2.4 USART發送中斷操作13.3 控制與狀態寄存器13.3.1 USART控制寄存器13.3.2 發送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率選擇和調制控制寄存器13.3.5 USART接收數據緩存URXBUF13.3.6 USART發送數據緩存UTXBUF第14章 比較器Comparator_A14.1 概 述14.2 比較器A原理14.2.1 輸入模擬開關14.2.2 輸入多路切換14.2.3 比較器14.2.4 輸出濾波器14.2.5 參考電平發生器14.2.6 比較器A中斷電路14.3 比較器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比較器A應用14.4.1 模擬信號在數字端口的輸入14.4.2 比較器A測量電阻元件14.4.3 兩個獨立電阻元件的測量系統14.4.4 比較器A檢測電流或電壓14.4.5 比較器A測量電流或電壓14.4.6 測量比較器A的偏壓14.4.7 比較器A的偏壓補償14.4.8 增加比較器A的回差第15章 模數轉換器ADC1215.1 概 述15.2 ADC12的工作原理及操作15.2.1 ADC內核15.2.2 參考電平15.3 模擬輸入與多路切換15.3.1 模擬多路切換15.3.2 輸入信號15.3.3 熱敏二極管的使用15.4 轉換存儲15.5 轉換模式15.5.1 單通道單次轉換模式15.5.2 序列通道單次轉換模式15.5.3 單通道重復轉換模式15.5.4 序列通道重復轉換模式15.5.5 轉換模式之間的切換15.5.6 低功耗15.6 轉換時鐘與轉換速度15.7 采 樣15.7.1 采樣操作15.7.2 采樣信號輸入選擇15.7.3 采樣模式15.7.4 MSC位的使用15.7.5 采樣時序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 轉換存儲寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中斷標志寄存器ADC12IFG.x和中斷允許寄存器ADC12IEN.x15.8.5 中斷向量寄存器ADC12IV15.9 ADC12接地與降噪第16章 FLASH型芯片的開發16.1 開發系統概述16.1.1 開發技術16.1.2 MSP430系列的開發16.1.3 MSP430F系列的開發16.2 FLASH型的FET開發方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 標準復位過程和進入BSL過程16.3.2 BSL的UART協議16.3.3 數據格式16.3.4 退出BSL16.3.5 保護口令16.3.6 BSL的內部設置和資源附錄A 尋址空間附錄B 指令說明B.1 指令匯總B.2 指令格式B.3 不增加ROM開銷的模擬指令B.4 指令說明（字母順序）B.5 用幾條指令模擬的宏指令附錄C MSP430系列單片機參數表附錄D MSP430系列單片機封裝形式附錄E MSP430系列器件命名
上傳時間： 2014-04-28
上傳用戶：sssnaxie
電子屏字符顯示器 四個顯示字符數據表放在50H-6FH單元內，字符用8*8點陣，R4（30H）用于控制顯示靜止字的時間，R5（31H）靜止字顯示跳轉地址步距，B內放顯示首址
上傳時間： 2013-11-26
上傳用戶：2404
可在系統修改程序 * * 電子屏字符顯示器 * * "電子設計" * * 2001.10.23 LRM * ************************* 四個顯示字符數據表以在50H-6FH單元內，字符用8*8點陣，R4（30H）用于 控制顯示靜止字的時間，R5（31H）靜止字顯示跳轉地址步距，B內放顯示首址
上傳時間： 2016-06-23
上傳用戶：shinesyh
cookie 是一個會儲存使用者電腦裏的變數。每一次同樣的電腦以瀏灠器請求網頁時，它同樣的也會傳 cookie。 有了 JavaScript, 你可以同時建立及回覆 cookie 的值。
標簽： cookie
上傳時間： 2016-08-02
上傳用戶：agent
基于PC、圖像采集卡和存儲設備的傳統數字視頻監控系統，體積龐大、功耗高、價格昂貴，只局限于特定范圍的應用。而嵌入式網絡視頻監控系統以其價格低、便攜式等特點在安防、智能家居等場所得到了越來越廣泛的應用。 本文基于S3C2440＼Windows CE5.0平臺設計了一款具有網絡傳輸查看功能的嵌入式網絡視頻監控系統。重點研究了OV9650 CMOS攝像頭芯片流接口驅動的實現過程和開發方法，設計了基于TCP/IP網絡傳輸協議的網絡視頻通信系統。并應用H.263壓縮編解碼算法對采集到的視頻數據進行壓縮，提高了視頻傳輸效率。同時，針對H.263視頻解碼算法設計了一款簡易視頻回放軟件，對H.263視頻進行回放。為進一步滿足小型化、便攜式、低成本需求，開發定制了一款基于S3C2440＼Windows CE5.0平臺的手持式接收終端。 本系統整合了圖像采集、網絡通信、H.263編解碼、視頻回放等多項技術，實現了嵌入式技術、以太網絡、視頻監控三大前沿領域的有機結合。由于采用了ARM9單芯片控制方案，系統具有集成度高、可靠性高、功耗低、成本低、體積小、穩定性好等特點，可應用在遠程監控、工業控制、視頻會議、智能家居等諸多領域。該系統架構也為視頻監控系統的發展提供了一種新思路。關鍵詞：ARM；WinCE；S3C2440；嵌入式；網絡視頻監控
上傳時間： 2013-04-24
上傳用戶：sardinescn
心臟疾病一直是威脅人類生命健康的主要疾病之一。研究無創的心電信號檢測設備來檢測與評價心臟功能的狀況，并研究心臟疾病的成因是生物醫學電子學的重要研究課題之一。動態心電記錄儀(Holter)是用于記錄24小時長時間心電圖的一種設備。研制高性能的動態心電記錄、監護系統對于心血管疾病的診斷和治療具有十分重要的意義。 Holter技術發展至今已有幾十年歷史，但目前的Holter仍存在許多不足之處：(1)許多Holter采用8位、16位單片機作為控制系統，運算能力有限，無法加入自動診斷功能：(2)數據存儲采用固定焊接在板上的存儲芯片，容量小，數據取出回放不方便；(3)大部分Holter還不能實現心電信號的實時遠程傳輸，心電數據的分析以及分析報告的獲取往往要滯后好幾天時間，不利于心臟疾病的及早診斷及治療。 針對這些不足，本文設計了一個基于ARM(一種32位嵌入式處理器)的動態心電記錄儀。該記錄儀具有運算功能強、能夠實現心電信號實時遠程網絡傳輸的特點。為確保信息不會因網絡傳輸故障而丟失，本系統同時還采用了便于攜帶的SD(Secure Digital Memory)閃存卡作為存儲媒介，具有大容量數據存儲的功能。本文設計的系統主要完成的任務有心電信號的采集、心電信號的放大濾波、心電信號的顯示和心電信號的存儲與傳輸。整個系統由一片ARM嵌入式微處理器控制，本系統中采用的嵌入式微處理器是三星的S3C44BOX。放大和濾波電路主要是對電極導聯傳來的心電信號進行放大和濾除干擾信號，以獲取合適的信號大小并保證采集的心電信號的正確性。心電信號的顯示是把心電信號實時地顯示在Holter的液晶屏上，能使患者直觀地觀察到自己的心電信號情況。心電信號的存儲采用了容量大、成本及功耗低并且體積小方便攜帶的SD卡來存儲心電數據。心電數據的傳輸是通過以太網實現的，以太網可以實現快速、高正確率的傳輸。傳輸的數據由醫院內的服務器接收，并且在服務器端對心電信號進行相應的顯示和處理。為實現上述功能編寫的系統軟件包括Holter的Bootloader的設計、uCLINUX操作系統的移植、A/D轉換程序、液晶屏的控制及菜單程序、SD卡FAT文件格式的數據存儲和服務器端數據接收、波形顯示程序。本系統經過一定的實驗證明符合設計要求，具有體積小、成本低、使用方便的特點。
上傳時間： 2013-07-10
上傳用戶：Amos
隨著現代電子信息技術和我國汽車制造業的強勁增長，汽車已不再是簡單的交通工具，而是成為現代科技的載體。汽車的快速增長雖然使我們的出門更加便利，但同時也帶來了諸多社會問題。如：交通事故率上升、交通事故判別和車輛的規范化管理難度加大等。論文針對以上問題提出了使用視頻記錄的解決方法。 論文設計了一種基于ARM的嵌入式數字視頻記錄系統。該系統能夠將安裝在汽車中的攝像頭拍攝到的汽車前視景和儀表顯示畫面進行壓縮并以文件的形式存儲，事后通過回放系統將記錄的文件進行播放，可以以此來規范車輛管理、判斷交通事故原因和保障乘客安全。系統采用嵌入式技術并選用32位的ARM微控制器，使用先進的視頻解碼、編碼芯片，成功實現對實時視頻的采集、壓縮及儲存記錄。介紹目前數字視頻技術的發展及應用狀況、闡述視頻記錄系統所涉及的視頻壓縮和嵌入式系統設計基本理論，提出視頻記錄系統的設計方案。重點對基于ARM的嵌入式數字視頻記錄系統的系統硬件、軟件設計做了詳細的論述。硬件部分以ARM芯片LPC2210為核心控制器，以SAA7113H和Z1510為視頻壓縮核心硬件，完成ARM最小系統、視頻圖像信號的解碼和編碼壓縮電路、IDE儲存接口等電路設計；軟件部分采用穩定可靠的μC/OS-Ⅱ嵌入式實時操作系統，實現μC/OS-Ⅱ在LPC2210上的移植，完成系統的硬件初始化和IDE驅動的編寫調試，使整個系統的各個部分能夠協調的工作。 試驗表明，基于ARM的嵌入式數字視頻記錄系統能夠實現對數字視頻信號的長時間實時采集、壓縮記錄。壓縮后的數據符合MPEG-1標準。
上傳時間： 2013-07-07
上傳用戶：萬有引力
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
