精選一個 uC/OS-II Porting 於一般業(yè)界使用之 MSP430F1132 開發(fā)板上任務調(diào)度的例程,於 app.c 內(nèi)建構了一個可於此開發(fā)板上 Port 1.0 驅(qū)動 LED 閃爍任務工程,全例程於 IAR MSP430 V3.42A 下編譯,同時亦將此工程設好斷點可方便於 Simulator 內(nèi)直接觀測 uC/OS 任務調(diào)度狀態(tài).
上傳時間： 2015-12-14
上傳用戶：skfreeman
altera Quartus II FSM使用 可設定時間波形，手動調(diào)整波形頻率。 (含電路)
上傳時間： 2016-02-13
上傳用戶：kbnswdifs
執(zhí)行步驟1: 執(zhí)行EX1126程式進入學生考試系統(tǒng) 權限描述: 使用者查詢:於”姓名”中輸入”Arno”,於”學號”中輸入”good”,再按下”使用者查詢” 即可查詢. 修改使用者:於”姓名”中輸入”GUEST”,於”學號”中輸入”0000”,再按下” 修改使用者即可修改: 功能描述: 使用者開始考試,於”姓名”中輸入自己的姓名,於”學號”中輸入學號,再按下” 考試去”即可: 開始考試,同時系統(tǒng)紀錄考生狀態(tài)為”1”. 使用者考試,完成後按下”結算成績”,同時系統(tǒng)顯示紀錄考生該科分數(shù),同時清除考生登入狀態(tài),使其無法重覆考試,老師並可查詢考生成績.
上傳時間： 2016-07-31
上傳用戶：chens000
可實現(xiàn)MIMO-OFDM系統(tǒng)的adaptive_blind功能，並進行了詳細的測試
標簽： adaptive_blind MIMO-OFDM 系統(tǒng)
上傳時間： 2013-12-23
上傳用戶：225588
FreeRTOS 的實現(xiàn)詳解，包括TCB實現(xiàn)，調(diào)度原理，以及task通訊物件介紹。
標簽： FreeRTOS
上傳時間： 2013-12-19
上傳用戶：gaojiao1999
protel99se 經(jīng)典實例protel99se 經(jīng)典實例
上傳時間： 2013-06-21
上傳用戶：咔樂塢
·詳細說明：wince平臺上的語音識別程序，基于evc++ 4.0。文件列表: pocketsphinx-0.3 ................\aclocal.m4 ................\autogen.sh ................\ChangeLog ................\config.gu
上傳時間： 2013-07-06
上傳用戶：小草123
FPGA可促進嵌入式系統(tǒng)設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章
上傳時間： 2013-08-20
上傳用戶：liuwei6419
凌力爾特公司的 LT®5575 直接轉(zhuǎn)換解調(diào)器實現(xiàn)了超卓線性度和噪聲性能的完美結合。
標簽： 高線性度 元件 直接轉(zhuǎn)換 接收器
上傳時間： 2013-11-10
上傳用戶：mikesering
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
