專輯類-實用電子技術專輯-385冊-3.609G 運放及模擬集成電路-248頁-6.5M.pdf
上傳時間： 2013-07-24
上傳用戶：qulele
專輯類-實用電子技術專輯-385冊-3.609G 單電源運放圖集-[精]-24頁-0.5M-PDF版.pdf
上傳時間： 2013-06-17
上傳用戶：busterman
專輯類-實用電子技術專輯-385冊-3.609G 語音錄放和識別集成電路應用與制作實例-251頁-6.2M.pdf
上傳時間： 2013-07-10
上傳用戶：夢雨軒膂
專輯類-數字處理及顯示技術專輯-106冊-9138M 語音錄放和識別集成電路應用與制作實例-251頁-6.2M.pdf
上傳時間： 2013-05-29
上傳用戶：1417818867
TMS320C54x的回波抑制軟件
上傳時間： 2013-07-07
上傳用戶：wmwai1314
常用運放電路的設計與制作 了解各種常用類型運放電路的設計并區分它們的不同
上傳時間： 2013-08-05
上傳用戶：dtvboyy
調整視頻圖像的分辨率需要視頻縮放技術。如果圖像縮放技術的處理速度達到實時性要求就可以應用于視頻縮放。 傳統圖像縮放技術利用插值核函數對已有像素點進行插值重建還原圖像。本文介紹了圖像插值的理論基礎一采樣定理，并對理想重建函數Sinc函數進行了討論。本文介紹了常用的線性圖像插值技術及像素填充、自適應插值和小波域圖像縮放等技術。然后，本文討論了分級線性插值算法的思想，設計并實現了FPGA上的分級雙三次算法。最后本文對各種算法的縮放效果進行了分析和討論。 本文在分析現有視頻縮放算法基礎之上，提出了分級線性插值算法，并應用在簡化線性插值算法中。分級線性插值算法以犧牲一定的計算精度為代價，用查找表代替乘法計算，降低了算法復雜度。本文設計并實現了分級雙三次插值算法，詳細說明了板上系統的模塊結構。最后本文將分級線性插值算法與原線性插值算法效果圖進行比較，比較結果顯示分級插值算法與原算法誤差較小，在放大比例較小時可以取代原算法。結果證明分級雙三次線性插值算法的FPGA實現能夠滿足額定幀頻，可以進行實時視頻縮放。
上傳時間： 2013-04-24
上傳用戶：亞亞娟娟123
Scaler是平板顯示器件(FPD，Flat Panel Display)中的重要組成部分，它將輸入源圖像信號轉換成與顯示屏固定分辨率一致的信號，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎上，采用自上而下(Top-down)的設計方法，給出了scaler的設計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調，也可以以IP core的形式應用于相關圖像處理芯片中。 圖像縮放內核是scaler的核心部分，它是scaler中的主要運算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結構設計決定著縮放性能的優劣，也是控制芯片成本的關鍵。因此，本文從縮放內核的結構入手，對scaler的總體結構進行了設計；通過對圖像縮放中常用算法的深入研究提出了一種新的優化算法——矩形窗縮放算法，并對其計算進行分析和簡化，降低了計算的復雜度。FPGA設計中，采用列縮放與行縮放分開處理的結構，使用雙口RAM作為兩次縮放間的數據緩沖區。使用這種結構的優勢在于：行列縮放可以同時進行，數據處理的可靠性高、速度快：內核結構簡單明了,數據緩沖區大小合適，便于設計。此外，本文還介紹了其他輔助模塊的設計，包括DVI接口信號處理模塊、縮放參數計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設計使用Verilog HDL對各模塊進行了RTL級描述，并使用Quartus II7.2進行了邏輯仿真，最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統仿真，證明該scaler的設計達到了預期的目標。對于不同分辨率的圖像，均可以在顯示屏上得到穩定的顯示。
上傳時間： 2013-05-30
上傳用戶：xiaowei314
現代社會對各種無線通信業務的需求迅猛增長，這就要求無線通信在具有較高傳輸質量的同時，還必須具有較大的傳輸容量。這種需求要求在無線通信中必須采用效率較高的線性調制方式，以提高有限頻帶帶寬的數據速率和頻譜利用率，而效率較高的調制方式通常會對發端發射機的線性要求較高，這就使功率放大器線性化技術成為下一代無線通信系統的關鍵技術之一。 在本文中，研究了前人所提出的各種功放線性化技術，如功率回退法、正負反饋法、預失真和非線性器件法等等，針對功率放大器對信號的失真放大問題進行研究，對比和研究了目前廣泛流行的自適應數字預失真算法。在一般的自適應數字預失真算法中，主要有兩類：無記憶非線性預失真和有記憶非線性預失真。無記憶非線性預失真主要是通過比較功率放大器的反饋信號和已知輸入信號的幅度和相位的誤差來估計預失真器的各種修正參數。而有記憶非線性預失真主要是綜合考慮功率放大器非線性和記憶性對信號的污染，需要同時分析信號的當前狀態和歷史狀態。在對比完兩種數字預失真算法之后，文章著重分析了有記憶預失真算法，選擇了其中的多項式預失真算法進行了具體分析推演，并通過軟件無線電的方法將數字信號處理與FPGA結合起來，在內嵌了System Generator軟件的Matlab/Simulink上對該算法進行仿真分析，證明了這個算法的性能和有效性。 本文另外一個最重要的創新點在于，在FPGA設計上，使用了系統級設計的思路，與Xilinx公司提供的軟件能夠很好的配合，在完成仿真后能夠直接將代碼轉換成FPGA的網表文件或者硬件描述語言，大大簡化了開發過程，縮短了系統的開發周期。
上傳時間： 2013-06-20
上傳用戶：handless
隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。 在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-07-07
上傳用戶：林魚2016
