PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
程式描述：使用Cypress的Cy7C68013A晶片進行設(shè)計，通過外接EEPROM來進行供電時的重列舉。程式包括USB韌體端的程式以及電腦端的程式。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
標簽： Cypress 68013A C68013 68013
上傳時間： 2017-02-10
上傳用戶：waitingfy
程式描述：使用Cypress的Cy7C68013A晶片進行設(shè)計，實現(xiàn)USB鍵盤輸入的功能。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
標簽： Cypress 68013A C68013 68013
上傳時間： 2017-02-10
上傳用戶：ecooo
程式描述：使用Cypress的Cy7C63723晶片進行設(shè)計，實現(xiàn)USB介面的HID滑鼠。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
上傳時間： 2017-02-10
上傳用戶：6546544
程式描述：使用Cypress的Cy7C68013A晶片進行設(shè)計，實現(xiàn)Slave FIFO模式的資料獲取。程式包括USB韌體程式以及主機程式。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
標簽： Cypress 68013A C68013 68013
上傳時間： 2013-12-18
上傳用戶：1427796291
Boost C++ Libraries Free peer-reviewed portable C++ source libraries Boost C++ Libraries 基本上是一個免費的 C++ 的跨平臺函式庫集合，基本上應(yīng)該可以把它視為 C++ STL 的功能再延伸；他最大的特色在於他是一個經(jīng)過「同行評審」（peer review，可參考維基百科）、開放原始碼的函式庫，而且有許多 Boost 的函式庫是由 C++ 標準委員會的人開發(fā)的，同時部分函式庫的功能也已經(jīng)成為 C++ TR1 (Technical Report 1，參考維基百科)、TR2、或是 C++ 0x 的標準了。 它的官方網(wǎng)站是：http://www.boost.org/，包含了 104 個不同的 library；由於他提供的函式庫非常地多，的內(nèi)容也非常地多元，根據(jù)官方的分類，大致上可以分為下面這二十類： 字串和文字處理（String and text processing） 容器（Containers） Iterators 演算法（Algorithms） Function objects and higher-order programming 泛型（Generic Programming） Template Metaprogramming Preprocessor Metaprogramming Concurrent Programming 數(shù)學(xué)與數(shù)字（Math and numerics） 正確性與測試（Correctness and testing） 資料結(jié)構(gòu)（Data structures） 影像處理（Image processing） 輸入、輸出（Input/Output） Inter-language support 記憶體（Memory） 語法分析（Parsing） 程式介面（Programming Interfaces） 其他雜項 Broken compiler workarounds 其中每一個分類，又都包含了一個或多個函式庫，可以說是功能相當豐富。
上傳時間： 2015-05-15
上傳用戶：fangfeng
設(shè)計高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng)，所以訊號完整性 (signal integrity)將是考量設(shè)計電路優(yōu)劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應(yīng)，才比較可能獲得高品質(zhì)且可靠的設(shè)計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學(xué)習(xí)，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範也必須熟悉，像眼圖分析，探針 效應(yīng)，抖動(jitter)測量規(guī)範及高速串列介面量測規(guī)範等實務(wù)技術(shù)，必須充分 了解研究學(xué)習(xí)，進而才可設(shè)計出優(yōu)良之教學(xué)教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示
上傳時間： 2013-04-24
上傳用戶：王慶才
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學(xué)點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
經(jīng)由改變外部閘極電阻(gate resistors)或增加一個跨在汲極(drain)和源極(source)的小電容來調(diào)整MOSFET的di/dt和dv/dt，去觀察它們?nèi)绾螌MI產(chǎn)生影響。然後我們可了解到如何在效率和EMI之間取得平衡。我們拿一個有著單組輸出+12V/4.1A及初級側(cè)MOSFET AOTF11C60 (αMOSII/11A/600V/TO220F) 的50W電源轉(zhuǎn)接器(adapter)來做傳導(dǎo)性及輻射性EMI測試。
上傳時間： 2014-09-08
上傳用戶：swing
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
