<samp id="eoesw"></samp> <dl id="eoesw"></dl>
隨著信息社會(huì)的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面，對(duì)處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時(shí)說明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序；介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲(chǔ)器接口的設(shè)計(jì)時(shí)序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次，介紹了Altera公司FPGA的程序設(shè)計(jì)流程，并使用VHDL語言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫。 再次，介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu)，程序設(shè)計(jì)方法等。 最后，通過從工控機(jī)向通用信號(hào)處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊；并且還提到了對(duì)此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計(jì)完成了處理板各接口時(shí)序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì)，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動(dòng)程序的編寫。
標(biāo)簽： FPGA 高速并行 信號(hào)處理板 數(shù)據(jù)接口
上傳時(shí)間： 2013-06-30
上傳用戶：唐僧他不信佛
三星官方6410核心板原理圖，經(jīng)典，與大家分享
上傳時(shí)間： 2013-04-24
上傳用戶：tiantian
該文利用FPGA技術(shù),設(shè)計(jì)了全概率寬帶數(shù)字接收機(jī)的實(shí)驗(yàn)平臺(tái),并在其上提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法,以及對(duì)這些方法的驗(yàn)證.該文的主要貢獻(xiàn)和創(chuàng)新有以下幾個(gè)方面.提出了并行結(jié)構(gòu)算法的工程實(shí)現(xiàn),討論了解決前端采樣的高速數(shù)據(jù)流遠(yuǎn)遠(yuǎn)超過后端DSP處理能力問題的可行性方法.利用多相濾波下變頻的并行結(jié)構(gòu)特點(diǎn),使濾波器能夠以高效的形式實(shí)現(xiàn),也使得后端的混頻能夠工作在一個(gè)較低的速率上.經(jīng)過多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件的處理能力的要求.針對(duì)多相濾波下變頻與短數(shù)據(jù)快速測頻算法的特點(diǎn),用FPGA搭建了其實(shí)驗(yàn)?zāi)Ｐ?并利用微機(jī)EPP接口,對(duì)實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制并與其進(jìn)行數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證、比較.同時(shí)也給調(diào)試帶來了方便,可以每個(gè)模塊單獨(dú)調(diào)試而不用改變硬件結(jié)構(gòu),使調(diào)試效率大大提高.該平臺(tái)也可用來對(duì)其他數(shù)字處理算法進(jìn)行實(shí)現(xiàn)性分析與實(shí)驗(yàn).參考軟件無線電設(shè)計(jì)的概念和國內(nèi)外相關(guān)文獻(xiàn),提出了多項(xiàng)濾波下變頻結(jié)構(gòu)的FPGA實(shí)現(xiàn).傳統(tǒng)的DDC通過數(shù)字混頻、濾波、抽取實(shí)現(xiàn)數(shù)字下變頻,在高速A/D和電子偵察環(huán)境條件下商用DDC不能使用.該文采用濾波器多相分解方法,按數(shù)字混頻序列劃分調(diào)諧信道,使用先抽取,后低通濾波,再混頻的數(shù)字下變頻結(jié)構(gòu),高效實(shí)現(xiàn)了變載頻帶通信號(hào)數(shù)字下變頻.結(jié)合多相濾波下變頻結(jié)構(gòu)、算法對(duì)測頻精度及速度的要求,提出了短數(shù)據(jù)快速測頻算法的具體實(shí)現(xiàn),使用流水線的設(shè)計(jì)方法,提高了系統(tǒng)的數(shù)據(jù)吞吐率,在盡可能短的時(shí)間內(nèi)提供多相濾波下變頻所需的載頻位置信息.以上兩部分的FPGA實(shí)現(xiàn)除了純粹的算法模塊外,還包括測試用的外圍模塊,以及運(yùn)行于實(shí)驗(yàn)平臺(tái)上的控制模塊、緩存、數(shù)據(jù)控制等.這些模塊也用FPGA來實(shí)現(xiàn).
標(biāo)簽： FPGA 寬帶 實(shí)驗(yàn) 射頻
上傳時(shí)間： 2013-06-22
上傳用戶：haoxiyizhong
合成孔徑雷達(dá)的實(shí)時(shí)信號(hào)處理系統(tǒng),可以分成相對(duì)獨(dú)立的幾個(gè)階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲(chǔ)器、方位向壓縮處理、逆轉(zhuǎn)置存儲(chǔ)器.合成孔徑雷達(dá)預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實(shí)現(xiàn),做到實(shí)時(shí)處理.論文結(jié)合電子所合成孔徑雷達(dá)實(shí)時(shí)成像處理系統(tǒng),設(shè)計(jì)開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號(hào)處理板處理能力強(qiáng),結(jié)構(gòu)緊湊,運(yùn)行效率高;其硬件電路的設(shè)計(jì)思路和結(jié)構(gòu)形式有很強(qiáng)的通用性和使用價(jià)值.論文重點(diǎn)研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計(jì)問題.而固定系數(shù)FIR濾波器的實(shí)現(xiàn)問題的重點(diǎn)又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實(shí)現(xiàn)問題,針對(duì)FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實(shí)現(xiàn)FIR濾波器的設(shè)計(jì).對(duì)比于預(yù)處理器中其他濾波器設(shè)計(jì)方案,基于FPGA分布式算法的FIR濾波器的設(shè)計(jì),避免了乘累加運(yùn)算,提高了系統(tǒng)運(yùn)行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計(jì)的電路簡單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計(jì)的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲(chǔ)器技術(shù),計(jì)算機(jī)技術(shù)的發(fā)展,一個(gè)全數(shù)字化的機(jī)載實(shí)時(shí)成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實(shí)時(shí)成像處理系統(tǒng)的研制,將是一個(gè)非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計(jì)為例,拋磚引玉,希望對(duì)未來全數(shù)字化星載實(shí)時(shí)成像處理系統(tǒng)的研制起到一定參考價(jià)值.
上傳時(shí)間： 2013-07-03
上傳用戶：lanhuaying
ARM開發(fā)板原理圖，有了這個(gè)圖，可以自己做一個(gè)簡易的圖，從而加深自己知識(shí)的理解。
標(biāo)簽： ARM 開發(fā)板原理圖
上傳時(shí)間： 2013-07-17
上傳用戶：zhangyigenius
LED顯示屏單元板芯片介紹 ＩＣ的管腳功能 IC芯片分別：74HC245、74HC595、74HC138、74HC04、4953。各IC管腳功能如下： A: 74HC245功能是放大及緩沖。各引腳如圖 20 和1接電源(+5V) 19腳和10腳接電源地(GND)
上傳時(shí)間： 2013-05-17
上傳用戶：小楊高1
PCB板的線寬、覆銅厚度與通過的電流對(duì)應(yīng)的關(guān)系 寬度（mm） 電流（A） 寬度（mm） 電流（A） 寬度（mm） 電流（A）0.15 0.2 0.15 0.5 0.15
上傳時(shí)間： 2013-06-28
上傳用戶：gzming
按照公安部規(guī)定，我國從 2004 年開始換發(fā)第二代居民身份證，預(yù)計(jì)到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內(nèi)部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內(nèi)存儲(chǔ)有姓名、性別等9項(xiàng)信息。本課題設(shè)計(jì)出一款基于 ARM 和 GPRS 技術(shù)的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內(nèi) IC 卡信息，并可通過 GPRS 網(wǎng)絡(luò)將信息進(jìn)行無線傳輸。 本文以該閱讀器的設(shè)計(jì)為主線，論述的主要內(nèi)容如下： 1．介紹了課題背景及意義。全國 9 億第二代身份證的換發(fā)，必然帶來各行業(yè)對(duì)閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對(duì)閱讀器做更深入的研究。 2．介紹了相關(guān)概念及技術(shù)，包括：無線射頻識(shí)別技術(shù)、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術(shù)等。 3．詳細(xì)介紹了該閱讀器的硬件設(shè)計(jì)方法，并給出主要硬件模塊電路原理圖及其 PCB 板設(shè)計(jì)方法，同時(shí)也簡單介紹了硬件的焊接和調(diào)試過程。 4．詳細(xì)介紹了該閱讀器的軟件設(shè)計(jì)方法，包括：讀卡模塊驅(qū)動(dòng)程序、GPRS 模塊驅(qū)動(dòng)程序、人機(jī)對(duì)話模塊驅(qū)動(dòng)程序、I/O 口驅(qū)動(dòng)程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運(yùn)行，對(duì)閱讀器進(jìn)行了各種功能測試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機(jī)接口功能。 通過功能測試，該閱讀器能準(zhǔn)確讀取第二代身份證內(nèi)信息并通過GPRS 網(wǎng)絡(luò)成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機(jī)操作、無線傳輸、小巧靈便的優(yōu)點(diǎn)。由于該閱讀器軟件采用模塊化的設(shè)計(jì)方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應(yīng)用前景。
上傳時(shí)間： 2013-06-10
上傳用戶：爺?shù)臍赓|(zhì)
隨著我國經(jīng)濟(jì)的高速發(fā)展，各類建設(shè)工程越來越多，這導(dǎo)致了國家對(duì)工程機(jī)械的需求越來越大，要求也越來越高。在機(jī)械和液壓技術(shù)已發(fā)展成熟的今天，信息化和智能化成了工程機(jī)械進(jìn)行產(chǎn)品性能提升的新的突破口。而無線遙控技術(shù)是信息化的一個(gè)重要方面。 鑒于工程機(jī)械設(shè)備對(duì)無線遙控設(shè)備的需求，本文研制了用于工程機(jī)械的無線遙控器。因?yàn)楣こ虣C(jī)械對(duì)遙控通信的可靠性、抗干擾性和通信距離都有比較高的要求，所以本文沒有選擇紅外、藍(lán)牙等技術(shù)作為通信手段，而是選用高性能的射頻芯片ADF7020來搭建射頻模塊。在控制器方面，考慮到通信過程中需要進(jìn)行非常復(fù)雜的編解碼運(yùn)算，所以本文選用了運(yùn)算速率較快的32位ARM核微控制器LPC2119。 論文首先在對(duì)上述兩塊主芯片進(jìn)行深入研究的基礎(chǔ)上介紹了它們的功能特點(diǎn)和參數(shù)性能，與此同時(shí)還介紹了嵌入式系統(tǒng)開發(fā)的相關(guān)知識(shí)。接著基于這兩塊芯片對(duì)遙控器的實(shí)施方案進(jìn)行了設(shè)計(jì)，包括硬件系統(tǒng)和軟件系統(tǒng)兩方面的內(nèi)容，這構(gòu)成了論文的主體內(nèi)容之一。然后論文詳細(xì)深入的研究和討論了對(duì)遙控器通信性能起關(guān)鍵作用的差錯(cuò)控制系統(tǒng)。研究內(nèi)容包括循環(huán)碼、CRC碼、RS碼和交織技術(shù)等一系列的信道編碼理論，并且給出了各種編解碼的實(shí)現(xiàn)方法。基于這些理論，論文設(shè)計(jì)了一種CRC碼、RS碼以及交織技術(shù)相結(jié)合的差錯(cuò)控制方法并將其應(yīng)用在遙控器中，實(shí)際測試證明該方法從很大程度上提升了遙控器的通信性能。此外，還實(shí)現(xiàn)了遙控器的跳頻功能，可以有效的抵抗同頻干擾。論文的最后簡要介紹了系統(tǒng)開發(fā)調(diào)試環(huán)境以及仿真工具，并總結(jié)了軟件實(shí)現(xiàn)過程中對(duì)一些關(guān)鍵問題的處理辦法。
標(biāo)簽： ARM 射頻技術(shù) 工程機(jī)械 遙控器
上傳時(shí)間： 2013-05-18
上傳用戶：yyyyyyyyyy
隨著集成電路頻率的提高和多核時(shí)代的到來，傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴(yán)重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學(xué)研究的熱點(diǎn)問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級(jí)、芯片級(jí)的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計(jì)，鏈路層功能包括了協(xié)議原語設(shè)計(jì)，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計(jì)，流量控制機(jī)制設(shè)計(jì)，協(xié)議通道初始化設(shè)計(jì)，錯(cuò)誤檢測機(jī)制設(shè)計(jì)和空閑字符產(chǎn)生、時(shí)鐘補(bǔ)償方式設(shè)計(jì)；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實(shí)現(xiàn)了定制協(xié)議的單通道模式。重點(diǎn)是數(shù)據(jù)鏈路層的實(shí)現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識(shí)產(chǎn)權(quán))——RocketIO來實(shí)現(xiàn)。實(shí)現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設(shè)計(jì)工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對(duì)實(shí)現(xiàn)的協(xié)議進(jìn)行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實(shí)現(xiàn)的單通道模式，支持的最高串行頻率達(dá)到3.5GHz，完全滿足了光互連驗(yàn)證系統(tǒng)初期的要求，同時(shí)由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對(duì)物理層IP的定制是成功的。
標(biāo)簽： FPGA 板級(jí) 光互連 協(xié)議研究
上傳時(shí)間： 2013-06-28
上傳用戶：guh000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<input id="ewaki"></input>