基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)
基于FPGA實(shí)現(xiàn)的一種新型數(shù)字鎖相環(huán)...
射頻鎖相環(huán)技術(shù)資料
?? 資源總數(shù)：4391
?? 源代碼：5462
?? 射頻鎖相環(huán)全部資料 (4391個(gè))
相關(guān)于fpga的vga顯示的控制
相關(guān)于fpga的vga顯示的控制，包括模塊，設(shè)計(jì)思路，方案等重要代碼...
應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法，詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA實(shí)現(xiàn)。...
基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì)
基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過程和設(shè)計(jì)思想...
verilog編寫基于fpga的鑒相器模塊
verilog編寫基于fpga的鑒相器模塊...
基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)
基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案...
高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題
針對高頻感應(yīng)加熱電源中用傳統(tǒng)的模擬鎖相環(huán)跟蹤頻率所存在的問題,提出一種非常適合于高頻感應(yīng)加熱的\r\n新型的數(shù)字鎖相環(huán)。使用FPGA 內(nèi)底層嵌入功能單元中的數(shù)字鎖相環(huán)74HCT297 ,并添加少量的數(shù)...
關(guān)于數(shù)字鎖相環(huán)的一點(diǎn)東西
關(guān)于數(shù)字鎖相環(huán)的一點(diǎn)東西,可以下來看看\r\n...
Verilog實(shí)現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊
Verilog實(shí)現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，...
意法半導(dǎo)體靜電計(jì)單相組合解決方案
意法半導(dǎo)體靜電計(jì)單相組合解決方案 ...