99精品福利视频,欧美丝袜一区二区,精品亚洲免费视频

對(duì)比度

高共模抑制比儀用放大電路方案

本文針對傳統儀用放大電路的特點，介紹了一種高共模抑制比儀用放大電路，引入共模負反饋，大大提高了通用儀表放大器的共模抑制能力。

標簽： 共模抑制比儀用放大電路方案

上傳時間： 2013-11-10

上傳用戶：lingfei
基于單片機的電流比任意可調并聯電源設計與實現

開關電源并聯系統中往往存在兩個并聯電源性能參數不同甚至差異較大的情況，因此不能采用傳統的并聯均流方案來平均分攤電流，這就需要按各個電源模塊的輸出能力分擔輸出功率。基于這種靈活性的需要，本設計在采用主從設置法設計并聯均流開關電源的基礎上新增加了單片機控制模塊，實現了分流比可任意調節、各模塊電流可實時監控的半智能化并聯開關電源系統。實測結果表明，該并聯開關電源系統分流比設置誤差小于0.5%，具有總過流和單路過流保護功能。

標簽： 單片機電流并聯電源設計

上傳時間： 2014-12-24

上傳用戶：guojin_0704
光伏電池的自適應占空比擾動MPPT算法研究

環境溫度、光照強度和負載等因素對光伏電池的輸出特性影響很大，為了提高光伏電池的工作效率，需要準確快速地跟蹤光伏電池的最大功率點。在分析了光伏電池的輸出特性的基礎上，建立了光伏電池的仿真模型；針對傳統爬山法的不足，采用了自適應占空比擾動法對最大功率點進行了跟蹤控制。給出了上述兩種算法的工作原理及設計過程。仿真結果表明：自適應占空比擾動算法跟蹤迅速，減少了系統在最大功率點附近的振蕩現象，提高了系統的跟蹤速度和精度。

標簽： MPPT 光伏電池算法研究

上傳時間： 2013-12-04

上傳用戶：bakdesec
一種高電源抑制比的CMOS帶隙基準電壓源設計

介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上，通過采用共源共柵電流鏡結構和引入負反饋環路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結果表明：在-40~100 ℃的溫度范圍內，輸出電壓擺動僅為1.7 mV，在低頻時達到100 dB以上的電源抑制比（PSRR），整個電路功耗僅僅只有30 μA。可以很好地應用在低功耗高電源抑制比的LDO芯片設計中。

標簽： CMOS 高電源抑制帶隙基準電壓源

上傳時間： 2013-10-27

上傳用戶：thesk123
采用集成電流檢測來監視和保護汽車系統

對於集成電路而言，汽車是一種苛刻的使用環境，這裡，引擎罩下的工作溫度範圍可寬達 -40°C 至 125°C，而且，在電池電壓總線上出現大瞬變偏移也是預料之中的事

標簽： 集成電流檢測保護汽車系統

上傳時間： 2013-11-20

上傳用戶：zhaiye
基于占空比模糊控制的光伏發電系統MPPT技術

為了有效地利用太陽能，有必要對光伏發電系統進行最大功率點跟蹤（MPPT）控制研究。文中以兩級式光伏并網發電系統為研究對象，建立了任意外界環境下的光伏陣列數學模型。由于光伏陣列的非線性輸出特性，將模糊控制思想引入最大功率點跟蹤，提出占空比模糊控制的擾動觀察法的MPPT控制策略，并通過計算機進行仿真驗證。與傳統的占空比擾動觀察法相比較，該方法能夠更加快速、準確地跟蹤上太陽能電池的最大功率點。

標簽： MPPT 模糊控制光伏發電系統

上傳時間： 2014-01-07

上傳用戶：ls530720646
高電源抑制比帶隙基準電路設計

介紹一種高電源抑制比帶隙基準電路的設計與驗證

標簽： 高電源抑制帶隙基準電路設計

上傳時間： 2013-10-08

上傳用戶：642778338
一種高電源抑制比全工藝角低溫漂CMOS基準電壓源

基于SMIC0.35 μm的CMOS工藝，設計了一種高電源抑制比，同時可在全工藝角下的得到低溫漂的帶隙基準電路。首先采用一個具有高電源抑制比的基準電壓，通過電壓放大器放大得到穩定的電壓，以提供給帶隙核心電路作為供電電源，從而提高了電源抑制比。另外，將電路中的關鍵電阻設置為可調電阻，從而可以改變正溫度電壓的系數，以適應不同工藝下負溫度系數的變化，最終得到在全工藝角下低溫漂的基準電壓。Cadence virtuoso仿真表明：在27 ℃下，10 Hz時電源抑制比（PSRR）-109 dB，10 kHz時（PSRR）達到-64 dB；在4 V電源電壓下，在-40～80 ℃范圍內的不同工藝角下，溫度系數均可達到5.6×10-6 V/℃以下。

標簽： CMOS 高電源抑制工藝基準電壓源

上傳時間： 2014-12-03

上傳用戶：88mao
德州儀器技術專家分享：LDO噪聲詳解

　　隨著通信信道的復雜度和可靠性不斷增加，人們對于電信系統的要求和期望也不斷提高。這些通信系統高度依賴于高性能、高時鐘頻率和數據轉換器器件，而這些器件的性能又非常依賴于系統電源軌的質量。當使用一個高噪聲電源供電時，時鐘或者轉換器 IC 無法達到最高性能。僅僅只是少量的電源噪聲，便會對性能產生極大的負面影響。本文將對一種基本 LDO 拓撲進行仔細研究，找出其主要噪聲源，并給出最小化其輸出噪聲的一些方法。　　表明電源品質的一個關鍵參數是其噪聲輸出，它常見的參考值為 RMS 噪聲測量或者頻譜噪聲密度。為了獲得最低 RMS 噪聲或者最佳頻譜噪聲特性，線性電壓穩壓器（例如：低壓降電壓穩壓器，LDO），始終比開關式穩壓器有優勢。這讓其成為噪聲敏感型應用的選擇。　　基本 LDO 拓撲　　一個簡單的線性電壓穩壓器包含一個基本控制環路，其負反饋與內部參考比較，以提供恒定電壓—與輸入電壓、溫度或者負載電流的變化或者擾動無關。　　圖 1 顯示了一個 LDO 穩壓器的基本結構圖。紅色箭頭表示負反饋信號通路。輸出電壓 VOUT 通過反饋電阻 R1 和 R2 分壓，以提供反饋電壓 VFB。VFB 與誤差放大器負輸入端的參考電壓 VREF 比較，提供柵極驅動電壓 VGATE。最后，誤差信號驅動輸出晶體管 NFET，以對 VOUT 進行調節。　　圖 1 LDO 負反饋環路　　簡單噪聲分析以圖 2 作為開始。藍色箭頭表示由常見放大器差異代表的環路子集（電壓跟隨器或者功率緩沖器）。這種電壓跟隨器電路迫使 VOUT 跟隨 VREF。VFB 為誤差信號，其參考 VREF。在穩定狀態下，VOUT 大于 VREF，其如方程式 1 所描述：

標簽： LDO 德州儀器家分

上傳時間： 2013-11-11

上傳用戶：jiwy
LK1628 LED驅動控制專用電路

LK1628是一種帶鍵盤掃描接口的LED驅動控制專用電路，內部集成有MCU數字接口、數據鎖存器、LED驅動、鍵盤掃描等電路。且在輸入端口內置上拉，可在應用方案中省去外部上拉電阻。采用CMOS工藝，VDD供電為5V，超強的輸入端口干擾能力，輸入端口內置上拉電阻，顯示模式：4位×13段—7位×10段，按鍵掃描：10×2位。輝度調節電路（占空比8級可調），串行接口（CLK,STB,DI/O），振蕩方式：內置RC振蕩，內置上電復位電路，ESD HBM:﹥8KV，SOP28的封裝形式。

標簽： 1628 LED LK 驅動控制

上傳時間： 2013-10-17

上傳用戶：YUANQINHUI