在QPSK調(diào)制方式下，分別研究推導(dǎo)了基于輔助數(shù)據(jù)的極大似然比信噪比估計(jì)算法研究、基于矩的信噪比估計(jì)算法研究以及基于高階累積量的信噪比估計(jì)算法。通過仿真比較了信噪比估計(jì)算法的性能，著重分析比較了采用的迭代次數(shù)及數(shù)據(jù)長(zhǎng)度等參數(shù)對(duì)算法性能的影響，最終根據(jù)算法各自的特點(diǎn)給出了相應(yīng)的適用范圍。
上傳時(shí)間： 2013-10-20
上傳用戶：15736969615
占空比不可調(diào)矩形波產(chǎn)生電路 multisim 仿真
標(biāo)簽： multisim 矩形波 產(chǎn)生電路 仿真
上傳時(shí)間： 2013-11-04
上傳用戶：avensy
占空比可調(diào)矩形波產(chǎn)生電路 multisim仿真
標(biāo)簽： 矩形波 產(chǎn)生電路
上傳時(shí)間： 2013-11-08
上傳用戶：zhengjian
基于對(duì)信號(hào)的周期平穩(wěn)統(tǒng)計(jì)量的分析，提出了一種高斯白噪聲信道下的盲信噪比估計(jì)方法。對(duì)信號(hào)的調(diào)制方式?jīng)]有要求，也不需要發(fā)送端發(fā)送己知數(shù)據(jù)。
上傳時(shí)間： 2013-11-07
上傳用戶：hakim
介紹一種簡(jiǎn)便的方法, 只用軟件就可以將轉(zhuǎn)換器位數(shù)提高, 并且還能同時(shí)提高采樣系統(tǒng)的信噪比。通過實(shí)際驗(yàn)證, 證明該方法是成功的。
上傳時(shí)間： 2013-11-11
上傳用戶：zhenyushaw
以雙音多頻信號(hào)為例，通過運(yùn)用快速傅里葉變換和Hanning窗等數(shù)學(xué)方法，分析了信號(hào)頻率，電平和相位之間的關(guān)系，推導(dǎo)出了計(jì)算非整周期正弦波形信噪比的算法，解決了數(shù)字信號(hào)處理中非整周期正弦波形信噪比計(jì)算精度低下的問題。以C編程語(yǔ)言進(jìn)行實(shí)驗(yàn)，證明了算法的正確性和可重用性，并可極大的提高工作效率。
上傳時(shí)間： 2014-01-18
上傳用戶：laomv123
本文針對(duì)傳統(tǒng)儀用放大電路的特點(diǎn)，介紹了一種高共模抑制比儀用放大電路，引入共模負(fù)反饋，大大提高了通用儀表放大器的共模抑制能力。
上傳時(shí)間： 2013-11-10
上傳用戶：lingfei
開關(guān)電源并聯(lián)系統(tǒng)中往往存在兩個(gè)并聯(lián)電源性能參數(shù)不同甚至差異較大的情況，因此不能采用傳統(tǒng)的并聯(lián)均流方案來平均分?jǐn)傠娏鳎@就需要按各個(gè)電源模塊的輸出能力分擔(dān)輸出功率。基于這種靈活性的需要，本設(shè)計(jì)在采用主從設(shè)置法設(shè)計(jì)并聯(lián)均流開關(guān)電源的基礎(chǔ)上新增加了單片機(jī)控制模塊，實(shí)現(xiàn)了分流比可任意調(diào)節(jié)、各模塊電流可實(shí)時(shí)監(jiān)控的半智能化并聯(lián)開關(guān)電源系統(tǒng)。實(shí)測(cè)結(jié)果表明，該并聯(lián)開關(guān)電源系統(tǒng)分流比設(shè)置誤差小于0.5%，具有總過流和單路過流保護(hù)功能。
標(biāo)簽： 單片機(jī) 電流 并聯(lián) 電源設(shè)計(jì)
上傳時(shí)間： 2014-12-24
上傳用戶：guojin_0704
環(huán)境溫度、光照強(qiáng)度和負(fù)載等因素對(duì)光伏電池的輸出特性影響很大，為了提高光伏電池的工作效率，需要準(zhǔn)確快速地跟蹤光伏電池的最大功率點(diǎn)。在分析了光伏電池的輸出特性的基礎(chǔ)上，建立了光伏電池的仿真模型；針對(duì)傳統(tǒng)爬山法的不足，采用了自適應(yīng)占空比擾動(dòng)法對(duì)最大功率點(diǎn)進(jìn)行了跟蹤控制。給出了上述兩種算法的工作原理及設(shè)計(jì)過程。仿真結(jié)果表明：自適應(yīng)占空比擾動(dòng)算法跟蹤迅速，減少了系統(tǒng)在最大功率點(diǎn)附近的振蕩現(xiàn)象，提高了系統(tǒng)的跟蹤速度和精度。
上傳時(shí)間： 2013-12-04
上傳用戶：bakdesec
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準(zhǔn)電路。本文在原有Banba帶隙基準(zhǔn)電路的基礎(chǔ)上，通過采用共源共柵電流鏡結(jié)構(gòu)和引入負(fù)反饋環(huán)路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明：在-40~100 ℃的溫度范圍內(nèi)，輸出電壓擺動(dòng)僅為1.7 mV，在低頻時(shí)達(dá)到100 dB以上的電源抑制比（PSRR），整個(gè)電路功耗僅僅只有30 μA。可以很好地應(yīng)用在低功耗高電源抑制比的LDO芯片設(shè)計(jì)中。
標(biāo)簽： CMOS 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-10-27
上傳用戶：thesk123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
