專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G 電子連接器設(shè)計(jì)基礎(chǔ)-35頁-1.3M.ppt
上傳時(shí)間： 2013-04-24
上傳用戶：cuiqiang
專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G 無線供電、充電模塊.pdf
上傳時(shí)間： 2013-07-18
上傳用戶：15071087253
專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G LCD-電子密碼鎖-4頁-2.2M.pdf
上傳時(shí)間： 2013-07-29
上傳用戶：giser
專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G 單電源運(yùn)放圖集-[精]-24頁-0.5M-PDF版.pdf
上傳時(shí)間： 2013-06-17
上傳用戶：busterman
專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G 第三章-GE-FANUC-PLC-指令集-一-繼電器指令.pdf
標(biāo)簽： GE-FANUC-PLC 指令集 指令
上傳時(shí)間： 2013-06-18
上傳用戶：LIKE
專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G 語音錄放和識(shí)別集成電路應(yīng)用與制作實(shí)例-251頁-6.2M.pdf
上傳時(shí)間： 2013-07-10
上傳用戶：夢(mèng)雨軒膂
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊(cè)-9138M 語音錄放和識(shí)別集成電路應(yīng)用與制作實(shí)例-251頁-6.2M.pdf
上傳時(shí)間： 2013-05-29
上傳用戶：1417818867
常用運(yùn)放電路的設(shè)計(jì)與制作 了解各種常用類型運(yùn)放電路的設(shè)計(jì)并區(qū)分它們的不同
上傳時(shí)間： 2013-08-05
上傳用戶：dtvboyy
調(diào)整視頻圖像的分辨率需要視頻縮放技術(shù)。如果圖像縮放技術(shù)的處理速度達(dá)到實(shí)時(shí)性要求就可以應(yīng)用于視頻縮放。 傳統(tǒng)圖像縮放技術(shù)利用插值核函數(shù)對(duì)已有像素點(diǎn)進(jìn)行插值重建還原圖像。本文介紹了圖像插值的理論基礎(chǔ)一采樣定理，并對(duì)理想重建函數(shù)Sinc函數(shù)進(jìn)行了討論。本文介紹了常用的線性圖像插值技術(shù)及像素填充、自適應(yīng)插值和小波域圖像縮放等技術(shù)。然后，本文討論了分級(jí)線性插值算法的思想，設(shè)計(jì)并實(shí)現(xiàn)了FPGA上的分級(jí)雙三次算法。最后本文對(duì)各種算法的縮放效果進(jìn)行了分析和討論。 本文在分析現(xiàn)有視頻縮放算法基礎(chǔ)之上，提出了分級(jí)線性插值算法，并應(yīng)用在簡化線性插值算法中。分級(jí)線性插值算法以犧牲一定的計(jì)算精度為代價(jià)，用查找表代替乘法計(jì)算，降低了算法復(fù)雜度。本文設(shè)計(jì)并實(shí)現(xiàn)了分級(jí)雙三次插值算法，詳細(xì)說明了板上系統(tǒng)的模塊結(jié)構(gòu)。最后本文將分級(jí)線性插值算法與原線性插值算法效果圖進(jìn)行比較，比較結(jié)果顯示分級(jí)插值算法與原算法誤差較小，在放大比例較小時(shí)可以取代原算法。結(jié)果證明分級(jí)雙三次線性插值算法的FPGA實(shí)現(xiàn)能夠滿足額定幀頻，可以進(jìn)行實(shí)時(shí)視頻縮放。
標(biāo)簽： FPGA 實(shí)時(shí)視頻 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶：亞亞娟娟123
Scaler是平板顯示器件(FPD，F(xiàn)lat Panel Display)中的重要組成部分，它將輸入源圖像信號(hào)轉(zhuǎn)換成與顯示屏固定分辨率一致的信號(hào)，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎(chǔ)上，采用自上而下(Top-down)的設(shè)計(jì)方法，給出了scaler的設(shè)計(jì)及FPGA驗(yàn)證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調(diào)，也可以以IP core的形式應(yīng)用于相關(guān)圖像處理芯片中。 圖像縮放內(nèi)核是scaler的核心部分，它是scaler中的主要運(yùn)算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結(jié)構(gòu)設(shè)計(jì)決定著縮放性能的優(yōu)劣，也是控制芯片成本的關(guān)鍵。因此，本文從縮放內(nèi)核的結(jié)構(gòu)入手，對(duì)scaler的總體結(jié)構(gòu)進(jìn)行了設(shè)計(jì)；通過對(duì)圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法，并對(duì)其計(jì)算進(jìn)行分析和簡化，降低了計(jì)算的復(fù)雜度。FPGA設(shè)計(jì)中，采用列縮放與行縮放分開處理的結(jié)構(gòu)，使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢在于：行列縮放可以同時(shí)進(jìn)行，數(shù)據(jù)處理的可靠性高、速度快：內(nèi)核結(jié)構(gòu)簡單明了,數(shù)據(jù)緩沖區(qū)大小合適，便于設(shè)計(jì)。此外，本文還介紹了其他輔助模塊的設(shè)計(jì)，包括DVI接口信號(hào)處理模塊、縮放參數(shù)計(jì)算與控制模塊以及輸出信號(hào)檢測與時(shí)序?yàn)V波模塊。 本設(shè)計(jì)使用Verilog HDL對(duì)各模塊進(jìn)行了RTL級(jí)描述，并使用Quartus II7.2進(jìn)行了邏輯仿真，最后使用Altera公司的FPGA芯片來進(jìn)行驗(yàn)證。通過邏輯驗(yàn)證和系統(tǒng)仿真，證明該scaler的設(shè)計(jì)達(dá)到了預(yù)期的目標(biāo)。對(duì)于不同分辨率的圖像，均可以在顯示屏上得到穩(wěn)定的顯示。
上傳時(shí)間： 2013-05-30
上傳用戶：xiaowei314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
