五月天婷亚洲天综合网鲁鲁鲁,丁香花在线观看完整版电影,国内精品伊人久久久久av一坑

峰均功率比

帶有串行接口的功率電能計量芯片

CS5460是CRYSTAL公司最新推出的帶有串行接口的單相雙向功率,電能計量集成電路芯片,該芯片比目前比較流行的電子電度表芯片如AD7750、AD7755更容易實現與微處理器的連接.用CS5460可

標簽： 串行接口功率電能計量芯片

上傳時間： 2013-04-24

上傳用戶：snowkiss2014
卷積編碼和維特比譯碼的FPGA實現

由于其很強的糾錯性能和適合硬件實現的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展，衛星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目，在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認，最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps，遠遠高于目前國內此領域內的相關產品速率。首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。其次，論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件，使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設計問題，包括編譯碼的基本結構，各個模塊的功能及實現策略，編譯碼器的時序、邏輯綜合等；根據軟件仿真結果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點，結合FPGA內部結構，采用并行卷積編碼和譯碼運算，設計出高速編譯碼器；對軟、硬件分別進行驗證和調試，并將驗證后的軟件下載到FPGA進行電路級調試。最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。

標簽： FPGA 卷積編碼譯碼

上傳時間： 2013-04-24

上傳用戶：mingaili888
基于DSP的數字音頻功率放大器的設計

· 摘要：提出并設計了一種新型音頻功率放大器.該系統通過高速采樣,多采樣率的插值運算,半帶低通濾波以及∑-△調制,將音頻PCM信號轉換成二進制序列,經過高速開關管還原出具有原始功率譜的功率信號.該功率放大器具有D類數字功放高效率特點的同時,能夠保證高保真的還原性,并且具有進一步提升信噪比的空間.

標簽： DSP 數字音頻功率放大器

上傳時間： 2013-05-28

上傳用戶：assss
水聲信號功率放大器的設計與實現

設計了水聲信號發生系統中的功率放大電路，可將前級電路產生的方波信號轉換為正弦信號，同時進行濾波、功率放大，使其滿足換能器對輸入信號的要求。該電路以單片機AT89C52，集成6階巴特沃思低通濾波芯片MF6以及大功率運算放大器LM12為核心，通過標準RS232接口與PC進行通信，實現信號增益的程控調節，對干擾信號具有良好的抑制作用。經調試該電路工作穩定正常，輸出波形無失真，在輸出功率以及放大增益、波紋系數等方面均滿足設計要求。 This paper presented a design and implementation of underwater acoustic power amplifer. This circuit converted the rectangle signal generated by frontend circuit into the sine signal， then filtered and power amplification， it meets the requirements of the transducer.Included AT89C52， 6th order Butterworth filter MF6， hipower amplififier LM12.Communication with PC through the RS232 port. The signal gain is adjustable and could be remote controlled. It has a good inhibitory effect on the interference signal. After debugged， this circuit works stable， the output waveform has no distortion， it meets the design requirement in outprt power， amplifier gain and ripple factor.

標簽： 水聲信號功率放大器

上傳時間： 2013-11-20

上傳用戶：qwe1234
高頻功率MOSFET驅動電路及并聯特性研究

本文主要研究高頻功率MOSFET的驅動電路和在動態開關模式下的并聯均流特性。首先簡要介紹功率MOSFET的基本工作原理及靜態及動態特性，然后根據功率MOSFET對驅動電路的要求，對驅動電路進行了參數計算并且選擇應用了實用可靠的驅動電路。此外，對功率MOSFET在兆赫級并聯山于不同的參數影響而引起的電流分配不均衡問題做了仿真研究及分析。

標簽： MOSFET 高頻功率驅動電路

上傳時間： 2013-11-22

上傳用戶：lijinchuan
PCB布線原則

PCB 布線原則連線精簡原則連線要精簡，盡可能短，盡量少拐彎，力求線條簡單明了，特別是在高頻回路中，當然為了達到阻抗匹配而需要進行特殊延長的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應以自己所能承載的電流為基礎進行設計，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導線的寬度和導線面積以及導電電流的關系（軍品標準），可以根據這個基本的關系對導線寬度進行適當的考慮。印制導線最大允許工作電流（導線厚50um，允許溫升10℃）導線寬度（Mil）導線電流（A）其中:K 為修正系數，一般覆銅線在內層時取0.024，在外層時取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識點比較多，例如銅膜線的拐彎處應為圓角或斜角（因為高頻時直角或者尖角的拐彎會影響電氣性能）雙面板兩面的導線應互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、通常一個電子系統中有各種不同的地線，如數字地、邏輯地、系統地、機殼地等，地線的設計原則如下：1、正確的單點和多點接地在低頻電路中，信號的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHZ 時，如果采用一點接地，其地線的長度不應超過波長的1/20，否則應采用多點接地法。2、數字地與模擬地分開若線路板上既有邏輯電路又有線性電路，應盡量使它們分開。一般數字電路的抗干擾能力比較強，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應該分開布局布線。3、接地線應盡量加粗若接地線用很細的線條，則接地電位會隨電流的變化而變化，使抗噪性能降低。因此應將地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2~3mm 以上。4、接地線構成閉環路只由數字電路組成的印制板，其接地電路布成環路大多能提高抗噪聲能力。因為環形地線可以減小接地電阻，從而減小接地電位差。二、配置退藕電容PCB 設計的常規做法之一是在印刷板的各個關鍵部位配置適當的退藕電容，退藕電容的一般配置原則是：􀁺?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會更好¡��?原原則上每個集成電路芯片都應布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個個芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用鉭電容或聚碳酸醞電容）。��?對對于抗噪能力弱、關斷時電源變化大的器件，ÈRA、¡ROM存存儲器件，應在芯片的電源線和地線之間直接接入退藕電容¡��?電電容引線不能太長，尤其是高頻旁路電容不能有引線¡三¡過過孔設¼在高ËPCB設設計中，看似簡單的過孔也往往會給電路的設計帶來很大的負面效應，為了減小過孔的寄生效應帶來的不利影響，在設計中可以盡量做到£��?從從成本和信號質量兩方面來考慮，選擇合理尺寸的過孔大小。例如¶6- 10層層的內存模¿PCB設設計來說，選Ó10/20mi（（鉆¿焊焊盤）的過孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過孔。在目前技術條件下，很難使用更小尺寸的過孔了（當孔的深度超過鉆孔直徑µ6倍倍時，就無法保證孔壁能均勻鍍銅）；對于電源或地線的過孔則可以考慮使用較大尺寸，以減小阻抗¡��?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數¡��? PCB板板上的信號走線盡量不換層，即盡量不要使用不必要的過孔¡��?電電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好¡��?在在信號換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經Ñ?能能用低速芯片就不用高速的，高速芯片用在關鍵地方¡?可可用串一個電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設設置電流阻尼¡?使使用滿足系統要求的最低頻率時鐘¡?時時鐘應盡量靠近到用該時鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時鐘區圈起來，時鐘線盡量短¡?石石英晶體下面以及對噪聲敏感的器件下面不要走線¡?時時鐘、總線、片選信號要遠ÀI/O線線和接插件¡?時時鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅驅動電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對進ÈPCB的的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射¡? MCU無無用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號對外的發射與耦合¡?印印制板按頻率和電流開關特性分區，噪聲元件與非噪聲元件呀距離再遠一些¡?單單面板和雙面板用單點接電源和單點接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘¡?對¶A/D類類器件，數字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關關鍵的線要盡量粗，并在兩邊加上保護地，高速線要短要直¡?對對噪聲敏感的線不要與大電流，高速開關線并行¡?弱弱信號電路，低頻電路周圍不要形成電流環路¡?任任何信號都不要形成環路，如不可避免，讓環路區盡量小¡?每每個集成電路有一個去藕電容。每個電解電容邊上都要加一個小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時，外殼要接地¡?對對干擾十分敏感的信號線要設置包地，可以有效地抑制串擾¡?信信號在印刷板上傳輸，其延遲時間不應大于所有器件的標稱延遲時間¡環境效應原Ô要注意所應用的環境，例如在一個振動或者其他容易使板子變形的環境中采用過細的銅膜導線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規范原則走線設計要考慮組裝是否方便，例如印制板上有大面積地線和電源線區時（面積超¹500平平方毫米），應局部開窗口以方便腐蝕等。此外還要考慮組裝規范設計，例如元件的焊接點用焊盤來表示，這些焊盤（包括過孔）均會自動不上阻焊油，但是如用填充塊當表貼焊盤或用線段當金手指插頭，而又不做特別處理，（在阻焊層畫出無阻焊油的區域），阻焊油將掩蓋這些焊盤和金手指，容易造成誤解性錯誤£SMD器器件的引腳與大面積覆銅連接時，要進行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應力集Ö而導致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時，必須做一個孔蓋，以防止焊錫流出等。經濟原則遵循該原則要求設計者要對加工，組裝的工藝有足夠的認識和了解，例È5mil的的線做腐蝕要±8mil難難，所以價格要高，過孔越小越貴等熱效應原則在印制板設計時可考慮用以下幾種方法：均勻分布熱負載、給零件裝散熱器，局部或全局強迫風冷。從有利于散熱的角度出發，印制板最好是直立安裝，板與板的距離一般不應小Ó2c，，而且器件在印制板上的排列方式應遵循一定的規則£同一印制板上的器件應盡可能按其發熱量大小及散熱程度分區排列，發熱量小或耐熱性差的器件（如小信號晶體管、小規模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發熱量大或耐熱性好的器件（如功率晶體管、大規模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時對其他器件溫度的影響。對溫度比較敏感的器件最好安置在溫度最低的區域（如設備的µ部），千萬不要將它放在發熱器件的正上方，多個器件最好是在水平面上交錯布局¡設備內印制板的散熱主要依靠空氣流動，所以在設計時要研究空氣流動的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過降額使用，做等溫處理等方法也是熱設計中經常使用的手段¡

標簽： PCB 布線原則

上傳時間： 2013-11-24

上傳用戶：氣溫達上千萬的
新型小型化超寬帶功率分配器的設計

利用四分之三波長折疊微帶線與四分之一波長微帶線級聯，并在輸入端口引入四分之一波長短路線，設計出一種新型的超寬帶功率分配器。采用奇偶模的方法進行理論分析，導出設計參數方程，并通過HFSS進行仿真優化。仿真和測量結果表明，輸入回波損耗從3 GHz~10.9 GHz均大于10 dB。插入損耗從2.6 GHz~9.5 GHz均小于1 dB，從9.5 GHz~10.8 GHz均小于1.3 dB。輸出端口的回波損耗和隔離度從3 GHz~12.7 GHz均大于10 dB。高頻的帶外抑制在14.2 GHz時達到20 dB。

標簽： 超寬帶功率分配器

上傳時間： 2013-11-08

上傳用戶：1966649934
DC_DC開關電源模塊并聯供電系統均流控制研究

介紹了由兩個DC/DC開關電源模塊并聯構成的供電系統電路結構和工作原理。該系統采用ARM芯片STM32為主控芯片產生驅動功率開關器件MOSFET的PWM脈沖[1]，對供電系統的輸出電壓和各個模塊的輸出電流均實現了全數字閉環PI控制。系統輸出電壓穩定，能實現兩個模塊電流的比例分配，同時具有輸出負載短路及延時恢復功能。仿真和實驗結果驗證了控制技術的正確性和可行性。

標簽： DC_DC 開關電源模塊并聯供電系統均流

上傳時間： 2013-11-20

上傳用戶：小碼農lz
電傳動車輛用高功率鋰離子電池性能分析研究

為研究功率型鋰離子電池性能，對某35 Ah功率型鋰離子電池單體進行了充放電特性試驗和分析，由此獲得功率型電池在不同溫度和不同倍率下的充放電特性、內阻特性和溫升特性。研究結果表明，低溫下電池的充放電內阻較大，充放電性能衰減顯著；常溫下電池的內阻較小，充放電溫升較小，大電流充放電的容量穩定性好，質量比能量高，作為電傳動車輛主要或輔助動力源具有良好的應用前景。

標簽： 電傳性能分析高功率鋰離子電池

上傳時間： 2013-11-13

上傳用戶：清風冷雨
模塊電源功能性參數指標及測試方法

　　模塊電源的電氣性能是通過一系列測試來呈現的，下列為一般的功能性測試項目，詳細說明如下：電源調整率(Line Regulation) 負載調整率(Load Regulation) 綜合調整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動態負載或暫態負載(Dynamic or Transient Response) 起動(Set-Up)及保持(Hold-Up)時間常規功能(Functions)測試 1. 電源調整率　　電源調整率的定義為電源供應器于輸入電壓變化時提供其穩定輸出電壓的能力。測試步驟如下：于待測電源供應器以正常輸入電壓及負載狀況下熱機穩定后，分別于低輸入電壓(Min)，正常輸入電壓(Normal)，及高輸入電壓(Max)下測量并記錄其輸出電壓值。電源調整率通常以一正常之固定負載(Nominal Load)下，由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比，如下列公式所示：　　[Vo(max)-Vo(min)] / Vo(normal) 2. 負載調整率　　負載調整率的定義為開關電源于輸出負載電流變化時，提供其穩定輸出電壓的能力。測試步驟如下：于待測電源供應器以正常輸入電壓及負載狀況下熱機穩定后，測量正常負載下之輸出電壓值，再分別于輕載(Min)、重載(Max)負載下，測量并記錄其輸出電壓值(分別為Vo(max)與Vo(min))，負載調整率通常以正常之固定輸入電壓下，由負載電流變化所造成其輸出電壓偏差率的百分比，如下列公式所示：　　[Vo(max)-Vo(min)] / Vo(normal) 　　 3. 綜合調整率　　綜合調整率的定義為電源供應器于輸入電壓與輸出負載電流變化時，提供其穩定輸出電壓的能力。這是電源調整率與負載調整率的綜合，此項測試系為上述電源調整率與負載調整率的綜合，可提供對電源供應器于改變輸入電壓與負載狀況下更正確的性能驗證。綜合調整率用下列方式表示：于輸入電壓與輸出負載電流變化下，其輸出電壓之偏差量須于規定之上下限電壓范圍內(即輸出電壓之上下限絕對值以內)或某一百分比界限內。 4. 輸出雜訊　　輸出雜訊(PARD)系指于輸入電壓與輸出負載電流均不變的情況下，其平均直流輸出電壓上的周期性與隨機性偏差量的電壓值。輸出雜訊是表示在經過穩壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號、高于20 KHz之高頻切換信號及其諧波，再與其它之隨機性信號所組成))，通常以mVp-p峰對峰值電壓為單位來表示。　　一般的開關電源的規格均以輸出直流輸出電壓的1%以內為輸出雜訊之規格，其頻寬為20Hz到20MHz。電源實際工作時最惡劣的狀況(如輸出負載電流最大、輸入電源電壓最低等)，若電源供應器在惡劣環境狀況下，其輸出直流電壓加上雜訊后之輸出瞬時電壓，仍能夠維持穩定的輸出電壓不超過輸出高低電壓界限情形，否則將可能會導致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動作，進一步造成死機現象。　　同時測量電路必須有良好的隔離處理及阻抗匹配，為避免導線上產生不必要的干擾、振鈴和駐波，一般都采用雙同軸電纜并以50Ω于其端點上，并使用差動式量測方法(可避免地回路之雜訊電流)，來獲得正確的測量結果。 5. 輸入功率與效率　　電源供應器的輸入功率之定義為以下之公式：　　True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對一周期內其輸入電壓與電流乘積之積分值，需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.，其中P.F.為功率因素(Power Factor)，通常無功率因素校正電路電源供應器的功率因素在0.6～0.7左右，其功率因素為1～0之間。　　電源供應器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對電源供應器正確工作的驗證，若效率超過規定范圍，即表示設計或零件材料上有問題，效率太低時會導致散熱增加而影響其使用壽命。 6. 動態負載或暫態負載　　一個定電壓輸出的電源，于設計中具備反饋控制回路，能夠將其輸出電壓連續不斷地維持穩定的輸出電壓。由于實際上反饋控制回路有一定的頻寬，因此限制了電源供應器對負載電流變化時的反應。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時，超過180度，則電源供應器之輸出便會呈現不穩定、失控或振蕩之現象。實際上，電源供應器工作時的負載電流也是動態變化的，而不是始終維持不變(例如硬盤、軟驅、CPU或RAM動作等)，因此動態負載測試對電源供應器而言是極為重要的。可編程序電子負載可用來模擬電源供應器實際工作時最惡劣的負載情況，如負載電流迅速上升、下降之斜率、周期等，若電源供應器在惡劣負載狀況下，仍能夠維持穩定的輸出電壓不產生過高激(Overshoot)或過低(Undershoot)情形，否則會導致電源之輸出電壓超過負載組件(如TTL電路其輸出瞬時電壓應介于4.75V至5.25V之間，才不致引起TTL邏輯電路之誤動作)之承受電源電壓而誤動作，進一步造成死機現象。 7. 啟動時間與保持時間　　啟動時間為電源供應器從輸入接上電源起到其輸出電壓上升到穩壓范圍內為止的時間，以一輸出為5V的電源供應器為例，啟動時間為從電源開機起到輸出電壓達到4.75V為止的時間。　　保持時間為電源供應器從輸入切斷電源起到其輸出電壓下降到穩壓范圍外為止的時間，以一輸出為5V的電源供應器為例，保持時間為從關機起到輸出電壓低于4.75V為止的時間，一般值為17ms或20ms以上，以避免電力公司供電中于少了半周或一周之狀況下而受影響。　　 8. 其它在電源具備一些特定保護功能的前提下，還需要進行保護功能測試，如過電壓保護(OVP)測試、短路保護測試、過功保護等

標簽： 模塊電源參數指標測試方法

上傳時間： 2013-10-22

上傳用戶：zouxinwang