目前對數(shù)字化音頻處理的具體實現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計主要集中于處理器芯片，而對于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設(shè)計思路。本文針對上述問題對數(shù)字化音頻處理平臺進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計工作流程，并對嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計思路，并將設(shè)計思路得以實現(xiàn)。完成了FPGA的設(shè)計及實現(xiàn)過程，包括：系統(tǒng)整體分析，設(shè)計流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個角度完善PCB板設(shè)計，給出了各個系統(tǒng)組成部分的詳細(xì)設(shè)計方案和硬件電路原理圖，并附有PCB圖。 3、建立了實驗和分析環(huán)境，完成了各項實驗和分析工作，主要包括：PCB板信號完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個功能模塊的實驗與分析等。實驗和分析結(jié)果論證了系統(tǒng)設(shè)計的合理性和實用性。 本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實現(xiàn)音頻信號的數(shù)字化處理，從而可以將FPGA在數(shù)字信號處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號處理領(lǐng)域。
上傳時間： 2013-04-24
上傳用戶：lanwei
隨著計算機(jī)科學(xué)在人機(jī)交互領(lǐng)域的極大發(fā)展，作為人臉信息處理中的一項關(guān)鍵技術(shù)，人臉檢測現(xiàn)在已經(jīng)成為模式識別，計算機(jī)視覺和人機(jī)交互領(lǐng)域不可缺少的一部分。但是，人臉檢測算法存在計算量大、速度慢等缺點(diǎn)。軟件實現(xiàn)方式無法達(dá)到實時處理要求，而現(xiàn)有的硬件實現(xiàn)需要占用大量硬件資源。 本文針對現(xiàn)有人臉檢測硬件實現(xiàn)的缺點(diǎn)，通過對Adaboost算法和現(xiàn)有硬件結(jié)構(gòu)的分析，提出了雙流水線硬件檢測架構(gòu)：掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗證成功，達(dá)到實時檢測的標(biāo)準(zhǔn)。具體工作和創(chuàng)新點(diǎn)包括如下幾點(diǎn)： 介紹了人臉檢測的原理以及人臉檢測經(jīng)典算法。其中，詳細(xì)介紹了Adaboost算法。 對現(xiàn)有的結(jié)構(gòu)進(jìn)行詳細(xì)分析。指出現(xiàn)有各架構(gòu)的缺點(diǎn)，即資源占用多，檢測速度慢。針對這兩個問題，本文提出了一個適合嵌入式應(yīng)用的掃描窗口、特征向量雙流水線檢測硬件架構(gòu)，詳細(xì)說明了該架構(gòu)的工作原理，并在該架構(gòu)基礎(chǔ)上，通過加入預(yù)測加載技術(shù)，進(jìn)一步提高檢測速度。隨后，采用存儲器訪問效率，架構(gòu)內(nèi)部存儲單元大小，檢測時間長短，運(yùn)算單元數(shù)量四個標(biāo)準(zhǔn)，詳細(xì)比較了新架構(gòu)和現(xiàn)有架構(gòu)的差別，顯示出新架構(gòu)的優(yōu)勢。 基于提出的架構(gòu)，給出了Adaboost人臉檢測系統(tǒng)的VLSI實現(xiàn)方案。本文中，采用自頂向下的設(shè)計方法將人臉檢測系統(tǒng)分成若干個子模塊，然后對每個子模塊進(jìn)行詳細(xì)的設(shè)計和說明，給出了每個子模塊的硬件架構(gòu)、狀態(tài)轉(zhuǎn)換以及verilog實現(xiàn)后的仿真波形。 采用Xilinx公司的VII Pro FPGA開發(fā)板完成人臉檢測系統(tǒng)的硬件驗證。FPGA驗證結(jié)果表明對于QCIF分辨率的視頻圖像，人臉檢測系統(tǒng)能夠達(dá)到50fps的檢測速度，滿足實時檢測的要求。
上傳時間： 2013-06-15
上傳用戶：1193169035
人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計成為電子自動化設(shè)計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達(dá)到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進(jìn)一步的硬件設(shè)計。同時對檢測算法進(jìn)行耗時分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進(jìn)行細(xì)致的劃分，實現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計算。這里采用的方法是直接對數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測用的級聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進(jìn)行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達(dá)到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測 系統(tǒng)設(shè)計
上傳時間： 2013-07-01
上傳用戶：84425894
當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實時性和準(zhǔn)確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計DMA控制器的總體結(jié)構(gòu)。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優(yōu)先級管理模塊中提出了動態(tài)優(yōu)先級端口響應(yīng)機(jī)制；在傳輸模塊中采用狀態(tài)機(jī)的設(shè)計思想設(shè)計多個通道的數(shù)據(jù)傳輸。通過各模塊問題的解決及新方法的采用，最終設(shè)計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結(jié)果表明，本控制器傳輸速度較快，主頻達(dá)100MHz以上，且工作穩(wěn)定。
上傳時間： 2013-05-16
上傳用戶：希醬大魔王
基于FPGA的智能小車系統(tǒng)就是本地計算機(jī)通過接入Internet小車實現(xiàn)對遠(yuǎn)端工作現(xiàn)場、危險工作地段等特殊環(huán)境進(jìn)行監(jiān)視和控制的系統(tǒng)。智能小車是智能行走機(jī)器人的一種，這種智能小車可以適應(yīng)不同環(huán)境，不受溫度、濕度、空間、磁場輻射、重力等條件的影響，可以在人類無法進(jìn)入或生存的環(huán)境中完成人類無法完成的探測任務(wù)。適用于國防及民用多個領(lǐng)域。整個系統(tǒng)以遙控小車裝置為基礎(chǔ)，通過配置在上面的攝像頭實現(xiàn)圖像的采集及對行車道的檢測，通過配置的紅外測溫儀探測環(huán)境和目標(biāo)的溫度，具有一定的智能性。其明顯的優(yōu)點(diǎn)是可以通過網(wǎng)絡(luò)遠(yuǎn)程控制小車運(yùn)行及采集現(xiàn)場的溫度、圖像等相關(guān)信息，完成人類在特定條件下無法完成的工作。對人類的科學(xué)研究、探索未知領(lǐng)域、遠(yuǎn)程監(jiān)控等有著重要的意義。 論文在深入研究SOPC和嵌入式操作系統(tǒng)的基礎(chǔ)上，提出了基于FPGA的智能小車遠(yuǎn)程監(jiān)控方案。采用FPGA來實現(xiàn)，可以充分利用現(xiàn)有的IP核，功能擴(kuò)展容易，設(shè)計開發(fā)成本低，上市時間快，修改方便，甚至可以遠(yuǎn)程重構(gòu)系統(tǒng)。與單片機(jī)相比，集成度高，可靠性好，調(diào)試和維護(hù)方便。 論文主要內(nèi)容包括以下幾個部分：在對智能小車功能分析的基礎(chǔ)上，設(shè)計了硬件系統(tǒng)，并在FPGA上構(gòu)建了基于Nios Ⅱ的嵌入式系統(tǒng)，配置了SPI、串行口和以太網(wǎng)接口模塊和驅(qū)動程序，以及各種存儲器。移植了μClinux操作系統(tǒng)，配置嵌入式Web服務(wù)器，編寫CGI程序，設(shè)計了動態(tài)網(wǎng)頁；并對行車道檢測系統(tǒng)進(jìn)行了研究，在DSP Builder中構(gòu)建了該模塊，并在Matlab中進(jìn)行了仿真。在研究數(shù)碼相機(jī)模塊和紅外測溫模塊的基礎(chǔ)上，編寫了圖像采集和溫度測量程序以及小車運(yùn)動控制程序，并對系統(tǒng)進(jìn)行了調(diào)試，初步達(dá)到通過Internet實現(xiàn)遠(yuǎn)程監(jiān)控的目的。
上傳時間： 2013-05-24
上傳用戶：1047385479
單片微型計算機(jī)(單片機(jī))是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國目前應(yīng)用最廣的單片機(jī)之一。 隨著可編程邏輯器件設(shè)計技術(shù)的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動。隨著FPGA的規(guī)模越來越大，設(shè)計越來越復(fù)雜，使用IP核是一個發(fā)展趨勢。 本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對以下三個方面研究： (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計的8051IP核，實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認(rèn)、按鍵識別等應(yīng)用。
上傳時間： 2013-06-21
上傳用戶：stampede
在工業(yè)控制領(lǐng)域，多種現(xiàn)場總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實時性，而實現(xiàn)現(xiàn)場設(shè)備間的高精度時鐘同步是保證以太網(wǎng)高實時性的前提和基礎(chǔ)。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計算和分布式對象等多項技術(shù)，適用于所有通過支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網(wǎng)絡(luò)和局部計算資源，在最好情況下能達(dá)到系統(tǒng)級的亞微級的同步精度。 基于PC機(jī)軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機(jī)理的限制，其同步精度最好只能達(dá)到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅(qū)動層，其同步精度能夠達(dá)到微秒級。現(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時鐘同步的要求，但是對于運(yùn)動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時間不一致、晶振頻率漂移等因素，很難達(dá)到亞微秒級的同步精度。 本文設(shè)計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn)，通過準(zhǔn)確捕獲報文時間戳和動態(tài)補(bǔ)償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級的同步精度。
上傳時間： 2013-08-04
上傳用戶：hn891122
論文提出了一種基于FPSLIC的下位機(jī)控制器系統(tǒng)設(shè)計，并且在嵌入式硬件和軟件的聯(lián)合調(diào)度之下予以實現(xiàn)，并將該系統(tǒng)應(yīng)用于微小型無人直升機(jī)MUAV控制上。 微小型無人直升機(jī)體積小、重量輕、隱蔽性好、機(jī)動性強(qiáng)、易實現(xiàn)懸停和超低空飛行，因此在軍用和民用領(lǐng)域都有廣泛的應(yīng)用前景。微小型無人直升機(jī)在空中執(zhí)行任務(wù)時需要實時獲得在空間的姿態(tài)和高度位置信息，然后通過調(diào)制舵機(jī)狀態(tài)來調(diào)整飛行器的空中姿態(tài)，糾正飛行路線，而MUAV的飛控系統(tǒng)需要具有負(fù)荷輕，功能強(qiáng)大，實時性強(qiáng)以及低功耗的特點(diǎn)，對嵌入式處理器要求較高，所以針對MUAV的控制采用上下位機(jī)聯(lián)合控制的結(jié)構(gòu)。并且由于目前現(xiàn)有的下位機(jī)控制器滿足不了MUAV控制發(fā)展的需求，所以本文中利用FPS[JC優(yōu)越的性能，實現(xiàn)了一種新的下位機(jī)控制器的設(shè)計，具有體積小、重量輕、價格低、功耗低、實時性強(qiáng)、可靠性高、擴(kuò)展性好等優(yōu)點(diǎn)的同時，完成了基于PWM的舵機(jī)的控制和基于Kalman濾波的多傳感器的數(shù)據(jù)融合，以及上下位機(jī)之間的通訊等功能，具有較強(qiáng)的使用和應(yīng)用價值。 論文首先介紹了MUAV飛行控制的結(jié)構(gòu)，以及下位機(jī)實現(xiàn)功能的模塊劃分。然后是對MUAV控制系統(tǒng)相關(guān)理論的介紹，包括舵機(jī)控制的原理和方法以及多傳感器數(shù)據(jù)融合的理論。 其次論文介紹了基于FPSLIC的下位機(jī)控制器系統(tǒng)的軟硬件設(shè)計。在硬件設(shè)計上，給出了硬件總體設(shè)計方案，并對各個功能模塊進(jìn)行了詳細(xì)論述，軟件部分在給出了主要的框架和功能劃分后，主要介紹了利用FPSLIC的FPGA部分實現(xiàn)PWM控制和測量的模塊以及AVR部分對多傳感器信息進(jìn)行Kalman濾波融合的實現(xiàn)。 最后在實驗室的汽油無人直升機(jī)的測試平臺上進(jìn)行了舵機(jī)控制和高度測試實驗，取得了滿意的實驗結(jié)果。
上傳時間： 2013-04-24
上傳用戶：fredguo
隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴(kuò)展性等方面都有著突出的優(yōu)勢，具有重要的學(xué)術(shù)意義與實用意義， 本課題所設(shè)計的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機(jī)客戶端組成。嵌入式圖像服務(wù)器實時采集圖像，采用H．264 編碼算法進(jìn)行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡(luò)。PC機(jī)客戶端可通過網(wǎng)絡(luò)對服務(wù)器進(jìn)行遠(yuǎn)程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況， 在嵌入式圖像服務(wù)器設(shè)計階段，本文首先進(jìn)行了芯片選型與開發(fā)平臺選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計圖像采集用戶自定義模塊。接著設(shè)計雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計，采用μC/OS-Ⅱ進(jìn)行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計與實現(xiàn)是本文的重點(diǎn)。文中首先分析H．264．標(biāo)準(zhǔn)，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計了16×16幀內(nèi)預(yù)測算法，并設(shè)計宏塊掃描方式，采用兩次判決策略進(jìn)行預(yù)測模式選擇。然后設(shè)計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對編碼算法設(shè)計相應(yīng)解碼算法。使用VC++完成算法驗證，并進(jìn)行測試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗證完成后，本文進(jìn)行了PC機(jī)客戶端設(shè)計，使其具有遠(yuǎn)程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進(jìn)行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實驗結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計成功。本系統(tǒng)具有成本低、擴(kuò)展性好及適用范圍廣等優(yōu)點(diǎn)，發(fā)展前景十分廣闊。
標(biāo)簽： H264 FPGA 網(wǎng)絡(luò)視頻監(jiān)控
上傳時間： 2013-04-24
上傳用戶：wang0123456789
電子科大碩士論文_基于H_264的嵌入式家庭遠(yuǎn)程視頻監(jiān)控系統(tǒng)的設(shè)計與實現(xiàn).rar
上傳時間： 2013-07-24
上傳用戶：20160811
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
