電極壓力是電阻點焊的主要參數(shù)之一，電極壓力的恒定性、可調(diào)性對于保證焊點的質(zhì)量是非常重要的，但是，目前生產(chǎn)中普遍使用的氣動焊槍，不具備調(diào)節(jié)電極壓力的功能。本文的目的就是研制一種新型的伺服驅(qū)動的懸掛式點焊槍，該焊槍能夠在焊接的過程中對電極壓力進(jìn)行實時的調(diào)節(jié)，從而實現(xiàn)復(fù)雜的焊接循環(huán)，提高焊接質(zhì)量。 焊槍采用伺服電機(jī)作為動力裝置，以滾珠絲杠為主要傳動機(jī)構(gòu)，結(jié)構(gòu)簡單緊湊，運動平穩(wěn)靈活。壓力控制系統(tǒng)采用32位的ARM微處理器作為核心，與采用傳統(tǒng)的單片機(jī)相比，系統(tǒng)的工作頻率大幅提高，硬件功能更加強(qiáng)大，更適合電極壓力的實時控制。此外，在系統(tǒng)中移植了uC/OS-Ⅱ?qū)崟r操作系統(tǒng)，并在此基礎(chǔ)上構(gòu)建了一個分層次的、多任務(wù)的、消息機(jī)制的軟件系統(tǒng)，充分發(fā)揮了ARM的性能，提高了系統(tǒng)的穩(wěn)定性和實時性。 利用伺服焊槍進(jìn)行了焊接試驗，在焊接過程中，伺服電機(jī)工作在力矩模式下，采用開環(huán)的控制方式，利用電壓信號控制電極的壓力和速度，通過驅(qū)動器的反饋信號檢測電極的壓力和位置，使用I/O口控制焊接電源。 實驗結(jié)果證明，本課題研制的伺服焊槍的機(jī)械裝置的精度和響應(yīng)速度均能夠滿足焊接的需要，而且可以實現(xiàn)快速漸進(jìn)，低速爬行，電極輕接觸，快速預(yù)壓等功能，有助于延長電極壽命和提高焊接效率。而且，使用伺服焊槍進(jìn)行了低碳鋼焊接試驗，采用馬鞍形的加壓方式，與恒定壓力條件相比，焊接中飛濺大幅減少，焊點強(qiáng)度和塑性增加，焊接質(zhì)量有明顯提高。
上傳時間： 2013-04-24
上傳用戶：yan2267246
39839電感量計算小巧實用的綠色軟件，根據(jù)輸入的線圈長度、線圈直徑、導(dǎo)線直徑、線圈匝數(shù)及工作頻率快速計算出電感量、自分布電容、空載Q值、自諧振頻率
上傳時間： 2013-06-03
上傳用戶：夜月十二橋
射頻識別技術(shù)(RFID)是一種通過電磁耦合方式工作的無線識別系統(tǒng)，具有保密性強(qiáng)、無接觸式信息傳遞等特點，目前廣泛應(yīng)用于物流、公共交通、門禁控制等與人們生活密切相關(guān)的方方面面。 本論文的目的是開發(fā)出一款讀卡終端設(shè)備，支持IS014443標(biāo)準(zhǔn)中規(guī)定的TypeA、Type B兩種類型的卡，具有高級擴(kuò)展功能，也可以在硬件基礎(chǔ)上進(jìn)行增減，以適應(yīng)不同場合的需要。 讀卡器設(shè)計中采用嵌入式芯片為處理核心，讀卡功能采用射頻讀卡芯片實現(xiàn)。讀卡器終端具有網(wǎng)絡(luò)接口、USB接口和觸摸屏接口。軟件上采用移植嵌入式系統(tǒng)并添加任務(wù)的模式實現(xiàn)讀卡器的各功能。通過對軟硬件的調(diào)試實現(xiàn)了RYID讀卡器原理樣機(jī)的硬件與軟件平臺構(gòu)律。
上傳時間： 2013-06-12
上傳用戶：450976175
雷達(dá)顯示與控制終端是雷達(dá)系統(tǒng)的重要組成部分，它必須能夠?qū)走_(dá)進(jìn)行精確的控制，同時對從雷達(dá)獲取的數(shù)據(jù)進(jìn)行有效的處理，將獲取的目標(biāo)信息以直觀、有效、準(zhǔn)確的方式呈現(xiàn)給雷達(dá)控制者。本文開展基于ARM的便攜式戰(zhàn)場偵察雷達(dá)終端的研究與設(shè)計，采用目前先進(jìn)的嵌入式系統(tǒng)技術(shù)，設(shè)計能夠完成顯示與控制的智能終端，這對提高便攜式戰(zhàn)場偵察雷達(dá)的性能具有重要的意義。 便攜式雷達(dá)終端的設(shè)計主要包括硬件平臺的構(gòu)建、軟件開發(fā)平臺的搭建和終端應(yīng)用軟件的開發(fā)。硬件平臺的構(gòu)建是整個設(shè)計的基礎(chǔ)，硬件平臺采用基于ARM920T的多接口高性能CPU S3C2410X處理器。軟件開發(fā)平臺的構(gòu)建基于宿主機(jī)——目標(biāo)機(jī)模式。雷達(dá)顯示控制終端應(yīng)用軟件的開發(fā)包括：根據(jù)顯控終端軟件功能需求，進(jìn)行軟件模塊劃分；GUI界面程序的設(shè)計；電子地圖的顯示處理程序設(shè)計；雷達(dá)目標(biāo)信息顯示程序的設(shè)計；基于Qt/Embedded的串口通信程序的編寫。考慮到雷達(dá)顯示控制終端軟件的穩(wěn)定性、可靠性和實用性，軟件設(shè)計基于嵌入式Linux操作系統(tǒng)，利用C++語言、Qt等相關(guān)軟件工具包進(jìn)行軟件開發(fā)。 本文研究了嵌入式Linux與嵌入式GUI技術(shù)，在此基礎(chǔ)上完成了便攜式雷達(dá)終端硬件平臺的構(gòu)建和終端系統(tǒng)應(yīng)用軟件的編寫與調(diào)試等工作，設(shè)計實現(xiàn)的便攜式雷達(dá)終端符合現(xiàn)代雷達(dá)終端的各項要求。
標(biāo)簽： ARM 便攜式 雷達(dá) 終端設(shè)計
上傳時間： 2013-06-18
上傳用戶：asasasas
該項目完成的是DVB-T發(fā)射機(jī)系統(tǒng)中OFDM調(diào)制部分的FPGA設(shè)計.DVB-T是ETSI(歐洲電信標(biāo)準(zhǔn)委員會)提出的數(shù)字地面電視廣播系統(tǒng)標(biāo)準(zhǔn),在業(yè)界影響很廣.整個DVB-T發(fā)射機(jī)系統(tǒng)包括RS編碼,內(nèi)交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項目組負(fù)責(zé)以FPGA為主體的硬件平臺的搭建及編碼,調(diào)制部分的FPGA軟件設(shè)計,作者完成了2k模式下IFFT變換的軟件設(shè)計.該文首先介紹了OFDM及DVB-T相關(guān)原理,然后比較分析了各種FFT算法及實現(xiàn)結(jié)構(gòu)的復(fù)雜度,最后采取了一種Radix2
標(biāo)簽： DVBT OFDM FPGA 發(fā)射機(jī)
上傳時間： 2013-05-17
上傳用戶：gundamwzc
近年來，伴隨著PC及微處理器的迅速發(fā)展、軟件資源的豐富，嵌入式系統(tǒng)成為研究與應(yīng)用的熱點。嵌入式系統(tǒng)是一種面向具體應(yīng)用的將底層硬件、實時操作系統(tǒng)和應(yīng)用軟件相結(jié)合的專用計算機(jī)系統(tǒng)。其廣泛應(yīng)用于控制領(lǐng)域、消費電子產(chǎn)品等行業(yè)，己成為現(xiàn)代電子領(lǐng)域的重要研究方向之一。 本文結(jié)合課題實際需要與當(dāng)前的控制器發(fā)展趨勢，構(gòu)建和開發(fā)基于ARM和μC/OS-Ⅱ?qū)崟r操作系統(tǒng)的嵌入式通用控制器應(yīng)用平臺.在分析ARM內(nèi)核處理器的基礎(chǔ)上，自主開發(fā)以PHILIPS公司LPC2880芯片為核心的嵌入式通用控制器的硬件平臺。根據(jù)嵌入式控制器的實際應(yīng)用要求設(shè)計了相應(yīng)的應(yīng)用模塊，主要包括：串口模塊、存儲器擴(kuò)展模塊、液晶顯示和鍵盤模塊等。并完成了各個功能模塊的接口函數(shù)，創(chuàng)建了應(yīng)用函數(shù)庫，為后面的代碼應(yīng)用和移植提供了方便。在對電機(jī)驅(qū)動控制原理的學(xué)習(xí)掌握基礎(chǔ)上，開發(fā)出基于L297/L298芯片的步進(jìn)電機(jī)驅(qū)動器及基于LMD18200芯片的伺服電機(jī)驅(qū)動器。為實現(xiàn)控制器與PC機(jī)的通訊，確定了USB2.0通訊接口作為主要通訊方式，詳細(xì)分析了通用串行總線的軟硬件特點，根據(jù)LPC2880芯片特點實現(xiàn)嵌入式USB主機(jī)模式的通訊方式，并給出了它和主控制器的連線原理圖以及USB主機(jī)的系統(tǒng)軟件框架。 嵌入式實時操作系統(tǒng)是嵌入式系統(tǒng)應(yīng)用軟件開發(fā)的支撐平臺，通過對現(xiàn)在常用的幾種嵌入式操作系統(tǒng)的綜合比較，選擇μC/OS-Ⅱ作為本系統(tǒng)的RTOS。詳細(xì)分析了μC/OS-Ⅱ內(nèi)核工作原理，改進(jìn)了中斷和時鐘處理的不足。成功的將μC/OS-Ⅱ系統(tǒng)移植到ARM微處理器中，并通過相應(yīng)的開發(fā)工具，對移植系統(tǒng)進(jìn)行模擬調(diào)試和功能測試。結(jié)果表明，設(shè)計的嵌入式通用控制器平臺基本達(dá)到預(yù)期目標(biāo).
標(biāo)簽： ARM 嵌入式工業(yè) 制器設(shè)計
上傳時間： 2013-04-24
上傳用戶：天涯
2000年10月2日，美國國家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內(nèi)，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內(nèi)外的熱點，會在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計進(jìn)行了研究。主要內(nèi)容為： 1．確定了實現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設(shè)計分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴(kuò)展運算。同時，考慮到應(yīng)用環(huán)境的不同，本設(shè)計支持?jǐn)?shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設(shè)計； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個模塊和整個設(shè)計的仿真測試結(jié)果； 4．和其他類似的設(shè)計做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計在保證了速度的基礎(chǔ)上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
運算放大器的基本工作原理,包括非倒相放大電路、倒相放大電路、差分放大電路。還有一些放大器電流電壓的計算方法
上傳時間： 2013-07-06
上傳用戶：wang0123456789
傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟(jì)上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應(yīng)用的進(jìn)展進(jìn)行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻(xiàn)為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進(jìn)行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎(chǔ)上進(jìn)行了仿真、綜合，為進(jìn)一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟(jì)效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。
標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時間： 2013-05-30
上傳用戶：dtvboyy
AES是美國于2000年10月份確立的高級加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實現(xiàn)AESCBC的設(shè)計中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現(xiàn)AESCBC的方法有缺點的情況下，在深入研究影響硬件快速實現(xiàn)AESCBC難點基礎(chǔ)上，設(shè)計出一種適應(yīng)于報文加密解密的硬件快速實現(xiàn)AESCBC的方案，在設(shè)計中采用加密解密和密鑰展開并行工作，實現(xiàn)了在線提供子密鑰。在解密中采用了雙隊列技術(shù)，實現(xiàn)了報文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計方案的基礎(chǔ)上，全面驗證了硬件實現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計加密解密的性能。并且針對設(shè)計中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計出報文級并行加密解密方案，并且給出了硬件實現(xiàn)VPN的初步方案。實現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實現(xiàn)的AESCBC算法，只能通過仿真驗證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗證。要用硬件實現(xiàn)整個IPSec，還要進(jìn)一步開發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實現(xiàn)研究
上傳時間： 2013-05-29
上傳用戶：wangzhen1990
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
