能完全模擬DDS芯片的工作
能完全模擬DDS芯片的工作,在CPLD的輸出引腳后接上相應的D/A轉換芯片并接上低通濾波器,將得到非常好的正旋波...
能完全模擬DDS芯片的工作,在CPLD的輸出引腳后接上相應的D/A轉換芯片并接上低通濾波器,將得到非常好的正旋波...
項目的研究內容是對硅微諧振式加速度計的數據采集電路開展研究工作。硅微諧振式加速度計敏感結構輸出的是兩路差分的頻率信號,因此硅微諧振式加速度計數據采集電路完成的主要任務是測出兩路頻率信號的差值。測量要求是:實現10ms內對中心諧振頻率為20kHz、標度因數為100Hz/g、量程為±50g、分辨率為1m...
基于QUARTUSII軟件 實現FPGA(ATERA CYCLONE II系列)與SD卡SD模式通信\r\n所用語言位verilog HDL...
并口epp模式下與fpga通信例子,附源碼...
該工程文件實現ARM系統中CPLD的邏輯工作,起到外圍資源的邏輯地址譯碼功能...