近年來，圖像處理與識別技術得到了迅速的發展。人們已經充分認識到圖像處理和識別技術是認識世界、改造世界的重要手段。目前，圖像識別技術已應用到很多領域，滲入到各行各業，在醫學、公安、交通、工業等領域具有廣闊的應用前景。 這篇論文介紹了一種基于DSP＋FPGA構架的實時圖像識別系統。DSP作為圖像識別模塊的核心，負責圖像識別算法的實現；FPGA作為圖像采集模塊的核心，負責圖像的采集，并且完成預處理工作。圖像識別算法的運算量大，并且控制復雜，對系統的性能要求很高。DSP的特殊結構和優良性能很好地滿足了系統的需要，而FPGA的高速性和靈活性也保證了系統實時性，并且簡化了外圍電路，減少了系統設計難度。 系統使用模板匹配和神經網絡算法對數字0～9進行識別。模板匹配一般適用于識別規范化的數字、字符等小型字符集（特別是同一字體的字符集）。由于結構比較簡單，系統處理能力強，模板匹配的識別速度快并且識別率高，取得很好的效果。神經網絡所具有的分布式存儲、高容錯性、自組織和自學習功能，使其對圖像識別問題顯示出極大的優越性。 研究表明，在DSP+FPGA的構架上實現的圖像識別系統，具有結構靈活、通用性強的特點，適用于模塊化設計，有利于提高算法的效率。系統可以充分發揮和結合DSP和FPGA的優勢，準確快速地實現圖像識別。通過軟、硬件的靈活組合，系統可以實現圖像處理大部分的相關功能，使之能夠運用到工業視覺檢測、汽車牌照識別等系統中。
上傳時間： 2013-06-18
上傳用戶：com1com2
西門子3508型手機工作原理1,電源部分電路，開關機控制電路主要由電源IC D200及主微處理器D103組成，其主要作用是在話機加電池或外接充電器情況下，按下開關機鍵時產生一系列復位信號。
上傳時間： 2013-07-28
上傳用戶：asdfasdfd
看門狗定時器的工作原理:WDT 工作原理使能時，WDT 將遞增，直到溢出，或稱“超時”。除非處于休眠或空閑模式，WDT 超時會強制器件復位。為避免WDT 超時復位，用戶必須定期用PWRSAV
上傳時間： 2013-04-24
上傳用戶：manlian
40kHZ 超聲波發射電路之一，由F1~F3 三門振蕩器在F3 的輸出為40kHZ 方波，工作頻率主要由C1、R1 和RP 決定，用RP 可調電阻來調節頻率。 F3 的輸出激勵換能器T40-1
上傳時間： 2013-07-28
上傳用戶：wanghui2438
PCF8583的工作原理及在單片機接口中的實現:時鐘/日歷芯片PCF8583是一種實時時鐘集成電路，硬件方面介紹了PCF8583的結構、功能廈工作原理；軟件方面，因為PCF8583是通過I C總線方式
上傳時間： 2013-06-10
上傳用戶：asdfasdfd
極值型中值濾波算法在高噪聲率下的濾波效果不是很好，主要原因有以下兩個：首先，濾波窗口中過多的噪聲點會使窗口中的點在排序時產生中值偏移；其次是高噪聲率環境下，可能序列中值本身就是是噪聲點。對此，本文提出
上傳時間： 2013-06-26
上傳用戶：小小小熊
手機旅行充電器電路及工作原理:本文詳細介紹了一種開關型手機充電器的工作原理，對初學者了解具體的開關電源電路及充電控制電路很有意義，這類文章，一般都較受讀者歡迎，所以懇請喜歡動手制作、改造的朋友，能夠記
上傳時間： 2013-08-06
上傳用戶：戀天使569
現代通信系統對帶寬和數據速率的要求越來越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優點，成為解決企業、家庭、公共場所等高速因特網接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術手段。 論文主要圍繞兩方面展開分析：一是介紹用于UWB無載波脈沖調制及直接序列碼分多址調制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構建UWB多元通信和多用戶通信的系統性能。二是分析了UWB的多帶頻分復用物理層提案(MBOA)的調制技術，并在FPGA上實現了調制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調制系統，獲得高數據速率。調整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調制的接收機需要M/2個相關器，遠比M元正交調制所需的相關器數量少。誤碼率一定時，維數M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響，但當抖動時延范圍小于0.02ns時，其影響較為不明顯。本文認為1～8階的Hermite脈沖皆可用，可構成16元雙正交系統。 正交Hermite脈沖集也可以構造UWB多用戶系統。各用戶的信息用不同的Hermite脈沖同時傳輸，其多用戶的誤比特率上限低于高斯單脈沖構成的PPM多用戶系統的誤比特率，所以其系統性能更優。正交Hermite脈沖還可以用于UWB的DS-CDMA調制，在8個脈沖可用的情況下，最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協議，本文用Verilog硬件語言實現了調制與解調結構，并用Modelsim做了時序驗證。用Verilog編程實現的輸出數據與Matlab生成的UWB建模的輸出結果一致。為了達到UWBMB-OFDM系統的FFT處理器的要求，一個混和基多通道流水線的FFT算法結構被提出。其有效的實現方法也被提出。這種結構采用多通道以獲得高的數據吞吐量。此外，它用于存儲和復數乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數乘法器的數量。在132MHz的工作頻率下，整個128點FFT變換在此結構模式下只需要242.4ns,滿足了MBOA的要求。
上傳時間： 2013-07-29
上傳用戶：TI初學者
建立在數據率轉換技術之上的寬帶數字偵察接收機要求能夠實現高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數據率轉換技術是寬帶數字偵察接收機關鍵技術之一，是解決寬帶數字接收機中前端高速ADC采樣的高速數據流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數字下變頻技術，是實現數據率轉換系統的關鍵技術。本文首先介紹了寬帶數字偵察接收關鍵技術之一的數據率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統硬件實現。論文主要工作如下： (1)分析了現代電子偵察環境下的信號特征，指出寬帶數字接收機必須滿足寬監視帶寬、流水作業以及近實時的響應時間。給出了一種頻率引導式的數字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數據率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，FPGA硬件實現容易。 (6)基于現代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。
上傳時間： 2013-06-02
上傳用戶：youke111
本文將電路接口技術與硬件可編程技術相結合，提出了用可編程芯片來控制IDE硬盤進行高速數據記錄，能夠滿足機載數據記錄設備重量輕、容量大、速度快的要求。 論文對硬盤ATA接口標準進行了研究，對VHDL語言、現場可編程門陣列器件(FPGA)實現硬件電路的原理和方法進行了深入分析，在此基礎上完成了基于FPGA的數據記錄控制器的設計。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號為CycloneEP1C3T144C8)，將各功能模塊級聯成系統在該芯片上完成了控制器系統級的設計與仿真驗證，驗證結果表明了用FPGA實現高速數據記錄控制器的可行性。所設計的VHDL代碼經QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內部可以達到104.46Mhz的電路工作速度，FPGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達到33.3MByte/s的突發數據傳輸率。文中對所用到的FPGA設計技術給予了詳細說明，對各功能模塊的設計給予了詳細闡述，對關鍵設計給出了VHDL源代碼，還討論了FPGA設計中時序約束的作用，給出了本文所做時序約束的方法。 本文中所論述的工作對以后機載數據記錄系統的設計具有重要的鋪墊作用。文中在總結所做工作的同時，還對下一步工作提出了有益的建議。
上傳時間： 2013-08-05
上傳用戶：hanli8870
