LT8900是LDT公司生產(chǎn)的一款低成本，高集成度的2.4GHZ的無線收發(fā)芯片，片上集成發(fā)射機，接收機，頻率綜合器，GFSK調(diào)制解調(diào)器。發(fā)射機支持功率可調(diào)，接收機采用數(shù)字擴展通信機制，在復(fù)雜環(huán)境和強干擾條件下，可以達到優(yōu)良的收發(fā)性能。外圍電路簡單，只需搭配MCU以及少數(shù)外圍被動器件。LT8900傳輸GFSK信號，發(fā)射功率約為2dBm，最大可以到6dBm。接收機采用低中頻結(jié)構(gòu)，接收靈敏度可以達到-87dBm。數(shù)字信道能量檢測可以隨時監(jiān)控信道質(zhì)量。 片上的發(fā)射接收FIFO寄存器可以和MCU進行通信，存儲數(shù)據(jù)，然后以1Mbps數(shù)據(jù)率在空中傳輸。它內(nèi)置了CRC，F(xiàn)EC，auto-ack和重傳機制，可以大大簡化系統(tǒng)設(shè)計并優(yōu)化性能。 數(shù)字基帶支持4線SPI和2線I2C接口，此外還有Reset，Pkt_flag, Fifo_flag三個數(shù)字接口。 為了提高電池使用壽命，芯片在各個環(huán)節(jié)都降低功耗，芯片最低工作電壓可以到1.9V，在保持寄存器值條件下，最低電流為1uA。 芯片有QFN24 4*4mm和SSOP16封裝，都符合RoHS標準。
上傳時間： 2013-04-24
上傳用戶：kirivir
FPGA布局算法和軟件位于工藝映射和布線之間，是一個承上啟下的階段，對最終的布通率和時序都有著重要的影響。 本論文的工作之一便是研究旨在提高布通率的布局算法。在研究了國內(nèi)外裝箱和布局算法的基礎(chǔ)上，本文提出了一種新的結(jié)合了裝箱的布局算法框架，并稱之為"低溫交替改善的"布局算法。其基本思想是，在模擬退火的低溫階段交替的優(yōu)化裝箱和布局。本文給了基于學術(shù)界標準布局布線軟件VPR的一個軟件實現(xiàn)，并且提出了低溫的判定條件以及一種新的選擇待交換邏輯單元的方法。采用三種不同的裝箱算法作為布局輸入，基于VPR的低溫交替改善的布局算法實現(xiàn)，在布通率上，比VPR分別提高了21.3％、15.5％、10.7％。而帶來的平均額外時間開銷不到20％。 FPGA布局軟件實現(xiàn)對整個FPGA CAD流程的運行效率，算法的可擴展性也有著不可忽視的影響。現(xiàn)代FPGA有著多樣而復(fù)雜的邏輯和布線資源。而學術(shù)界的布局軟件'VPR所面向的FPGA卻只能處理十分簡單的FPGA結(jié)構(gòu)，對于宏、總線、多時鐘等實際應(yīng)用中很重要的部分都沒有考慮。本文提出了"邏輯單元層"的概念，用具有特定幾何結(jié)構(gòu)的邏輯單元層來統(tǒng)一處理多種類型的邏輯資源。針對相對位置約束在現(xiàn)代FPGA布局軟件中的重要地位，我們提出了一種處理相對位置約束的方法。這些討論均已經(jīng)在面向Xilinx SpartanⅡ芯片布局的原型系統(tǒng)中得到了實現(xiàn)，初步證實了這些方法的可擴展性和實用性。
標簽： FPGA 布局 算法研究 軟件實現(xiàn)
上傳時間： 2013-06-21
上傳用戶：ezgame
現(xiàn)場可編程門陣列(FPGA)能夠減少電子系統(tǒng)的開發(fā)風險和開發(fā)成本，縮短上市時間，降低維護升級成本，故廣泛地應(yīng)用在電子系統(tǒng)中。最新的FPGA都采用了層次化的布線資源結(jié)構(gòu)，與以前的結(jié)構(gòu)發(fā)生了很大的變化。由于FPGA布線資源的固定性和有限性，因此需要開發(fā)適用于這種層次化的FPGA結(jié)構(gòu)并提高布線資源有效利用率的布線算法。同時由于晶體管尺寸的不斷減小，有必要在FPGA布線算法中考慮功耗和時序問題。 本論文所作的研究工作主要包括：提出一種基于Tile的FPGA結(jié)構(gòu)描述方法，對FPGA功耗模型和時序模型進行了研究，實現(xiàn)了考慮FPGA功耗、布線資源利用率的布線算法。 在FPGA結(jié)構(gòu)描述方面，本文在分析現(xiàn)代商用FPGA層次化結(jié)構(gòu)及學術(shù)上對FPGA描述方法的基礎(chǔ)上，提出一種基于Tile的FPGA結(jié)構(gòu)描述。由于基本Tile的重復(fù)性，采用該方法可以簡化FPGA結(jié)構(gòu)的描述，同時由于該方法是以硬件結(jié)構(gòu)為根據(jù)，為FPGA軟硬件提供了簡單而靈活的接口，該方法在原型系統(tǒng)中測試證明是正確的。 在FPGA功耗模型方面，本文研究了ASIC中關(guān)于電路功耗計算的基本方法，并將其應(yīng)用到FPGA功耗分析中。在模型中的采用了混合的功耗模型，包括動態(tài)功耗模型和靜態(tài)功耗模型。動態(tài)功耗的計算采用基于節(jié)點狀態(tài)轉(zhuǎn)換率的開關(guān)級動態(tài)功耗計算和邏輯塊宏模型，靜態(tài)功耗則采用基于公式計算的晶體管漏電功耗模型和邏輯塊基于仿真的LUT/MUX表達式計算模型。這些功耗模型將運用到我們后面的功耗計算和基于功耗驅(qū)動的布線算法中。 在FPGA布線算法研究和實現(xiàn)方面，本文在介紹基本的搜索算法之后，介紹了將FPGA硬件結(jié)構(gòu)轉(zhuǎn)變?yōu)镕PGA布線程序可識別的布線資源圖的方法，并將基本的搜索算法運用的FPGA布線資源圖上，實現(xiàn)FPGA的基于布通率的布線算法。在此基礎(chǔ)上，借鑒了FPGA時序分析方法，將時序分析作為布線算法的一子模塊，對基于時序的布線算法進行了研究；同時采用了FPGA功耗模型，在布線算法實現(xiàn)中考慮了動態(tài)功耗的問題。最后在布線算法中實現(xiàn)兩種啟發(fā)式策略以提高可布線資源有效利用率。
上傳時間： 2013-04-24
上傳用戶：long14578
基于FPGA的誤碼率測試儀設(shè)計基于FPGA的誤碼率測試儀設(shè)計
上傳時間： 2013-08-02
上傳用戶：1159797854
簡介直流斬波器工作原理，有直流展播電路阿四分紅派個 一個一個
上傳時間： 2013-06-12
上傳用戶：guh000
本文介紹了直接數(shù)字頻率合成器(DDS)的工作原理及基本結(jié)構(gòu)，在此基礎(chǔ)上推導(dǎo)了它的理想頻譜，分析了DDS雜散的來源及抑制雜散的常用方法；重點研究了DDS中累加器和波形存儲表的設(shè)計。針對DDS輸入數(shù)據(jù)刷新率低的特點，雙層累加...
標簽： 數(shù)字頻率合成器
上傳時間： 2013-06-03
上傳用戶：SimonQQ
多抽樣率信號處理是現(xiàn)代信號處理理論的一個重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應(yīng)用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進一步研究了多抽樣率系統(tǒng)的高效實現(xiàn)理論...
標簽： FPGA 抽樣 數(shù)字信號處理
上傳時間： 2013-07-05
上傳用戶：JIUSHICHEN
HDMI工作原理現(xiàn)在HDTV格式開始流行起來了，在網(wǎng)上你到處能看到HDTV高清晰格式的各種影片的下載
上傳時間： 2013-07-18
上傳用戶：feichengweoayauya
多抽樣率信號處理是現(xiàn)代信號處理理論的一個重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應(yīng)用。本文分別從時域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進一步研究了多抽樣率系統(tǒng)的高效實現(xiàn)理論和方案。多抽樣率系統(tǒng)需要通過濾波器來改善其性能。本文分析了一般濾波器設(shè)計的方法與理論，著重研究了積分梳狀濾波器和半帶濾波器這兩種多抽樣率濾波器，并根據(jù)多抽樣率信號處理的特點以及幾種高效濾波結(jié)構(gòu)和濾波器，利用積分梳狀濾波器和半帶濾波器在FPGA上設(shè)計了2～256倍可編程抽取器。為了進一步分析多相結(jié)構(gòu)在多抽樣率信號處理中的應(yīng)用，使用多相結(jié)構(gòu)設(shè)計了具有固定倍數(shù)的內(nèi)插器。在論文的最后，詳細介紹了某型號雷達信號處理機的硬件設(shè)計及其FPGA設(shè)計。關(guān)鍵字：多抽樣率信號處理 抽取 內(nèi)插 多相濾波 積分梳狀濾波器 半帶濾波器
標簽： FPGA 抽樣 數(shù)字信號處理
上傳時間： 2013-06-12
上傳用戶：fxf126@126.com
電磁爐工作原理詳解。
上傳時間： 2013-05-16
上傳用戶：hainan_256
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
