關于工作流網絡平臺建設和應用趨勢的 最新研究論文
上傳時間： 2014-01-27
上傳用戶：大三三
通信系統中呼叫阻塞率，排隊服務等待時間和擁塞概率。
上傳時間： 2015-09-15
上傳用戶：天誠24
AVR 單片機與GCC 編程,只是我接觸AVR 兩年以來的一些經驗之談.第一、它是我工作兩年多以來技術上的一種總結.第二、通過完成這項工作進一步學習和掌握AVR 和GCC 編程。第三、希望它能為AVR 或GCC 入門者提供好的參考，
上傳時間： 2014-01-24
上傳用戶：gxmm
《個人求職管理系統》可以讓你在找工作的過程中方便地記錄你所選中的公司信息、職位信息、發送的簡歷和公司的回復，支持多用戶，是一個多用戶系統。
上傳時間： 2014-01-11
上傳用戶：jjj0202
基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設計的思路與流程 9.2.3 LCD顯示單元的硬件實現 9.2.4 可編程單脈沖數據的BCD碼化 9.2.5 task的使用方法 9.2.6 for循環語句的使用方法 9.2.7 二進制數轉換BCD碼的硬件實現 9.2.8 可編程單脈沖發生器與顯示單元的接口 9.2.9 具有LCD顯示單元的可編程單脈沖發生器的硬件實現 9.2.10 編譯指令-"文件包含"處理的使用方法
標簽： Verilog-HDL LCD 9.2 顯示單元
上傳時間： 2014-06-23
上傳用戶：xc216
基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 9.3.1 脈沖計數器的工作原理 9.3.2 計數模塊的設計與實現 9.3.3 parameter的使用方法 9.3.4 repeat循環語句的使用方法 9.3.5 系統函數$random的使用方法 9.3.6 脈沖計數器的Verilog-HDL描述 9.3.7 特定脈沖序列的發生 9.3.8 脈沖計數器的硬件實現
標簽： Verilog-HDL parameter 9.3 硬件電路
上傳時間： 2013-12-14
上傳用戶：jeffery
基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 9.4.1 脈沖頻率的測量原理 9.4.2 頻率計的工作原理 9.4.3 頻率測量模塊的設計與實現 9.4.4 while循環語句的使用方法 9.4.5 門控信號發生模塊的設計與實現 9.4.6 頻率計的Verilog-HDL描述 9.4.7 頻率計的硬件實現
標簽： Verilog-HDL 9.4 脈沖 頻率
上傳時間： 2013-12-01
上傳用戶：frank1234
基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示 9.5.1 脈沖周期的測量原理 9.5.2 周期計的工作原理 9.5.3 周期測量模塊的設計與實現 9.5.4 forever循環語句的使用方法 9.5.5 disable禁止語句的使用方法 9.5.6 時標信號發生模塊的設計與實現 9.5.7 周期計的Verilog-HDL描述 9.5.8 周期計的硬件實現 9.5.9 周期測量模塊的設計與實現之二 9.5.10 改進型周期計的Verilog-HDL描述 9.5.11 改進型周期計的硬件實現 9.5.12 兩種周期計的對比
標簽： Verilog-HDL 周期 9.5 脈沖
上傳時間： 2015-09-16
上傳用戶：皇族傳媒
基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 9.6.1 脈沖高電平和低電平持續時間測量的工作原理 9.6.2 高低電平持續時間測量模塊的設計與實現 9.6.3 改進型高低電平持續時間測量模塊的設計與實現 9.6.4 begin聲明語句的使用方法 9.6.5 initial語句和always語句的使用方法 9.6.6 時標信號發生模塊的設計與實現 9.6.7 脈沖高低電平持續時間測量的Verilog-HDL描述 9.6.8 脈沖高低電平持續時間測量的硬件實現
標簽： Verilog-HDL 低電平 9.6 時間測量
上傳時間： 2013-11-30
上傳用戶：chenlong
研究和開發移動道中數字傳輸技術的第一步工作就是認識移動信道本身的特性
上傳時間： 2013-11-25
上傳用戶：manking0408
