附錄 光盤說明\r\n本書附贈(zèng)的光盤包括各章節(jié)實(shí)例的設(shè)計(jì)工程與源碼，所有工程在下列軟件環(huán)境下運(yùn)行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實(shí)例名稱的對(duì)應(yīng)關(guān)系如下：\r\n\r\n cht02文件夾中存放的是書中第2章中的例子，讀者可以將一些簡(jiǎn)單例子的代碼 \r\n拷貝到MATLAB命令窗口進(jìn)行運(yùn)行，也可以把
上傳時(shí)間： 2013-08-11
上傳用戶：ecooo
FPGA-CPLD在軟件無線電中的工程應(yīng)用,基礎(chǔ)知識(shí)，課件
標(biāo)簽： FPGA-CPLD 軟件無線電 工程 基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-08-13
上傳用戶：葉立炫95
很好的幾個(gè)FPGA工程，對(duì)提高FPGA設(shè)計(jì)有一定的幫助（注：代碼為Verilog編寫）。
標(biāo)簽： Verilog FPGA 工程 設(shè)計(jì)實(shí)例
上傳時(shí)間： 2013-08-21
上傳用戶：英雄
在文件夾YL2440_CPLD中有做好的CPLD工程,請(qǐng)用Xilinx ISE 6.2打開.
上傳時(shí)間： 2013-08-26
上傳用戶：cainaifa
該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作，起到外圍資源的邏輯地址譯碼功能
上傳時(shí)間： 2013-09-05
上傳用戶：zcs023047
這是電子專業(yè)制板所用到得PROTEL99SE的教程，非常的詳細(xì)
標(biāo)簽： PROTEL 99 SE 電子專業(yè)
上傳時(shí)間： 2013-09-10
上傳用戶：竺羽翎2222
此精彩教程,詳細(xì)的描述了制板的流程,對(duì)于初學(xué)者有很大的入門用處!
上傳時(shí)間： 2013-09-11
上傳用戶：sklzzy
電路設(shè)計(jì)與制板：Protel DXP入門與提高
標(biāo)簽： Protel DXP 電路設(shè)計(jì)
上傳時(shí)間： 2013-11-04
上傳用戶：waitingfy
CAM350 為PCB 設(shè)計(jì)和PCB 生產(chǎn)提供了相應(yīng)的工具（CAM350 for PCB Designers 和CAM350 for CAM Engineers），很容易地把PCB設(shè)計(jì)和PCB生產(chǎn)融合起來。CAM350 v8.7的目標(biāo)是在PCB設(shè)計(jì)和PCB制造之間架起一座橋梁隨著如今電子產(chǎn)品的朝著小體積、高速度、低價(jià)格的趨勢(shì)發(fā)展，導(dǎo)致了設(shè)計(jì)越來越復(fù)雜，這就要求精確地把設(shè)計(jì)數(shù)據(jù)轉(zhuǎn)換到PCB生產(chǎn)加工中去。CAM350為您提供了從PCB設(shè)計(jì)到生產(chǎn)制程的完整流程，從PCB設(shè)計(jì)數(shù)據(jù)到成功的PCB生產(chǎn)的轉(zhuǎn)化將變得高效和簡(jiǎn)化。基于PCB制造過程，CAM350為PCB設(shè)計(jì)和PCB生產(chǎn)提供了相應(yīng)的工具（CAM350 for PCB Designers和CAM350 for CAM Engineers），很容易地把PCB設(shè)計(jì)和PCB生產(chǎn)融合起來。平滑流暢地轉(zhuǎn)換完整的工程設(shè)計(jì)意圖到PCB生產(chǎn)中提高PCB設(shè)計(jì)的可生產(chǎn)性，成就成功的電子產(chǎn)品為PCB設(shè)計(jì)和制造雙方提供有價(jià)值的橋梁作用CAM350是一款獨(dú)特、功能強(qiáng)大、健全的電子工業(yè)應(yīng)用軟件。DOWNSTREAM開發(fā)了最初的基于PCB設(shè)計(jì)平臺(tái)的CAM350，到基于整個(gè)生產(chǎn)過程的CAM350并且持續(xù)下去。CAM350功能強(qiáng)大，應(yīng)用廣泛，一直以來它的信譽(yù)和性能都是無與倫比的。 CAM350PCB設(shè)計(jì)的可制造性分析和優(yōu)化工具今天的PCB 設(shè)計(jì)和制造人員始終處于一種強(qiáng)大的壓力之下，他們需要面對(duì)業(yè)界不斷縮短將產(chǎn)品推向市場(chǎng)的時(shí)間、品質(zhì)和成本開銷的問題。在48 小時(shí)，甚至在24 小時(shí)內(nèi)完成工作更是很平常的事，而產(chǎn)品的復(fù)雜程度卻在日益增加，產(chǎn)品的生命周期也越來越短，因此，設(shè)計(jì)人員和制造人員之間協(xié)同有效工作的壓力也隨之越來越大！隨著電子設(shè)備的越來越小、越來越復(fù)雜，使得致力于電子產(chǎn)品開發(fā)每一個(gè)人員都需要解決批量生產(chǎn)的問題。如果到了完成制造之后發(fā)現(xiàn)設(shè)計(jì)失敗了，則你將錯(cuò)過推向市場(chǎng)的大好時(shí)間。所有的責(zé)任并不在于制造加工人員，而是這個(gè)項(xiàng)目的全體人員。多年的實(shí)踐已經(jīng)證明了，你需要清楚地了解到有關(guān)制造加工方面的需求是什么，有什么方面的限制，在PCB設(shè)計(jì)階段或之后的處理過程是什么。為了在制造加工階段能夠協(xié)同工作，你需要在設(shè)計(jì)和制造之間建立一個(gè)有機(jī)的聯(lián)系橋梁。你應(yīng)該始終保持清醒的頭腦，記住從一開始，你的設(shè)計(jì)就應(yīng)該是容易制造并能夠取得成功的。CAM350 在設(shè)計(jì)領(lǐng)域是一個(gè)物有所值的制造分析工具。CAM350 能夠滿足你在制造加工方面的需求，如果你是一個(gè)設(shè)計(jì)人員，你能夠建立你的設(shè)計(jì)，將任務(wù)完成后提交給產(chǎn)品開發(fā)過程中的下一步工序。現(xiàn)在采用CAM350，你能夠處理面向制造方面的一些問題，進(jìn)行一些簡(jiǎn)單地處理，但是對(duì)于PCB設(shè)計(jì)來說是非常有效的，這就被成為"可制造性(Manufacturable)"。可制造性設(shè)計(jì)(Designing for Fabrication)使用DFF Audit，你能夠確保你的設(shè)計(jì)中不會(huì)包含任何制造規(guī)則方面的沖突(Manufacturing Rule Violations)。DFF Audit 將執(zhí)行超過80 種裸板分析檢查，包括制造、絲印、電源和地、信號(hào)層、鉆孔、阻焊等等。建立一種全新的具有藝術(shù)特征的Latium 結(jié)構(gòu)，運(yùn)行DFF Audit 僅僅需要幾分鐘的時(shí)間，并具有很高的精度。在提交PCB去加工制造之間，就能夠定位、標(biāo)識(shí)并立刻修改所有的沖突，而不是在PCB板制造加工之后。DFF Audit 將自動(dòng)地檢查酸角(acid traps)、阻焊條(soldermask slivers)、銅條(copper slivers)、殘缺熱焊盤(starved thermals)、焊錫搭橋(soldermask coverage)等等。它將能夠確保阻焊數(shù)據(jù)的產(chǎn)生是根據(jù)一定安全間距，確保沒有潛在的焊錫搭橋的條件、解決酸角(Acid Traps)的問題，避免在任何制造車間的CAM部門產(chǎn)生加工瓶頸。
上傳時(shí)間： 2013-11-23
上傳用戶：四只眼
EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級(jí)或電路功能級(jí)進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢(shì)： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測(cè)試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無法完成。IC芯片的開發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。
上傳時(shí)間： 2013-11-10
上傳用戶：yan2267246
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
