欧美日韩国产综合新一区,日韩高清中文字幕一区二区,国产午夜精品在线观看

工程湖南2006市政工程定額庫

工程中使用的一段資源管理vhdl程序,有簡(jiǎn)單的分頻代碼

工程中使用的一段資源管理vhdl程序,有簡(jiǎn)單的分頻代碼等，希望能給你幫助

標(biāo)簽： vhdl 工程分頻代碼

上傳時(shí)間： 2013-08-10

上傳用戶：sxdtlqqjl
基于C5的FPGA工程并調(diào)試通過

FPGA工程基于C5的調(diào)試通過難得！！大家一起學(xué)習(xí)學(xué)習(xí)！！！

標(biāo)簽： FPGA 工程調(diào)試

上傳時(shí)間： 2013-08-10

上傳用戶：330402686
FPGA開發(fā)光盤各章節(jié)實(shí)例的設(shè)計(jì)工程與源碼

附錄光盤說明\r\n本書附贈(zèng)的光盤包括各章節(jié)實(shí)例的設(shè)計(jì)工程與源碼，所有工程在下列軟件環(huán)境下運(yùn)行通過：\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_ae6.1\r\n\r\n光盤目錄與實(shí)例名稱的對(duì)應(yīng)關(guān)系如下：\r\n\r\n cht02文件夾中存放的是書中第2章中的例子，讀者可以將一些簡(jiǎn)單例子的代碼 \r\n拷貝到MATLAB命令窗口進(jìn)行運(yùn)行，也可以把

標(biāo)簽： FPGA 發(fā)光工程源碼

上傳時(shí)間： 2013-08-11

上傳用戶：ecooo
FPGA-CPLD在軟件無線電中的工程應(yīng)用基礎(chǔ)知識(shí)

FPGA-CPLD在軟件無線電中的工程應(yīng)用,基礎(chǔ)知識(shí)，課件

標(biāo)簽： FPGA-CPLD 軟件無線電工程基礎(chǔ)知識(shí)

上傳時(shí)間： 2013-08-13

上傳用戶：葉立炫95
很好的幾個(gè)FPGA工程設(shè)計(jì)實(shí)例，Verilog編寫

很好的幾個(gè)FPGA工程，對(duì)提高FPGA設(shè)計(jì)有一定的幫助（注：代碼為Verilog編寫）。

標(biāo)簽： Verilog FPGA 工程設(shè)計(jì)實(shí)例

上傳時(shí)間： 2013-08-21

上傳用戶：英雄
在文件夾YL2440_CPLD中有做好的CPLD工程

在文件夾YL2440_CPLD中有做好的CPLD工程,請(qǐng)用Xilinx ISE 6.2打開.

標(biāo)簽： CPLD 2440 YL 工程

上傳時(shí)間： 2013-08-26

上傳用戶：cainaifa
該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作

該工程文件實(shí)現(xiàn)ARM系統(tǒng)中CPLD的邏輯工作，起到外圍資源的邏輯地址譯碼功能

標(biāo)簽： CPLD ARM 工程

上傳時(shí)間： 2013-09-05

上傳用戶：zcs023047
EDA工程建模及其管理方法研究2

EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級(jí)或電路功能級(jí)進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。近十年來，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢(shì)： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測(cè)試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無法完成。IC芯片的開發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。

標(biāo)簽： EDA 工程建模管理方法

上傳時(shí)間： 2013-11-10

上傳用戶：yan2267246
電磁閥設(shè)計(jì)中電磁力的工程計(jì)算方法

電磁閥設(shè)計(jì)中電磁力的工程計(jì)算方法

標(biāo)簽： 電磁閥電磁力工程計(jì)算方法

上傳時(shí)間： 2013-11-21

上傳用戶：二驅(qū)蚊器
高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)

一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議二、高性能PCB設(shè)計(jì)的硬件必備基礎(chǔ)三、高性能PCB設(shè)計(jì)面臨的挑戰(zhàn)和工程實(shí)現(xiàn) 1.研發(fā)周期的挑戰(zhàn) 2.成本的挑戰(zhàn) 3.高速的挑戰(zhàn) 4.高密的挑戰(zhàn) 5.電源、地噪聲的挑戰(zhàn) 6.EMC的挑戰(zhàn) 7.DFM的挑戰(zhàn)四、工欲善其事，必先利其器摘要：本文以IT行業(yè)的高性能的PCB設(shè)計(jì)為主線，結(jié)合Cadence在高速PCB設(shè)計(jì)方面的強(qiáng)大功能，全面剖析高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)。正文：電子產(chǎn)業(yè)在摩爾定律的驅(qū)動(dòng)下，產(chǎn)品的功能越來越強(qiáng)，集成度越來越高、信號(hào)的速率越來越快，產(chǎn)品的研發(fā)周期也越來越短，PCB的設(shè)計(jì)也隨之進(jìn)入了高速PCB設(shè)計(jì)時(shí)代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產(chǎn)品中一個(gè)極為重要的部件。本文從高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)的角度，全面剖析IT行業(yè)高性能PCB設(shè)計(jì)的方方面面。實(shí)現(xiàn)高性能的PCB設(shè)計(jì)首先要有一支高素質(zhì)的PCB設(shè)計(jì)團(tuán)隊(duì)。一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議自從PCB設(shè)計(jì)進(jìn)入高速時(shí)代，原理圖、PCB設(shè)計(jì)由硬件工程師全權(quán)負(fù)責(zé)的做法就一去不復(fù)返了,專職的PCB工程師也就應(yīng)運(yùn)而生。

標(biāo)簽： PCB 性能工程實(shí)現(xiàn)

上傳時(shí)間： 2013-11-23

上傳用戶：talenthn