国内不卡的二区三区中文字幕,六月婷婷综合,电影网一区二区

工程知識

電子工程類小工具合集

電子工程類小工具合集

標(biāo)簽： 電子工程

上傳時間： 2013-11-12

上傳用戶：hphh
電子工程詞匯

電子工程詞典

標(biāo)簽： 電子工程詞匯

上傳時間： 2013-10-17

上傳用戶：貓愛薛定諤
HDS組態(tài)軟件功能演示工程

HDS組態(tài)軟件功能演示工程組態(tài)軟件功能演示

標(biāo)簽： HDS 組態(tài)軟件工程

上傳時間： 2013-11-13

上傳用戶：561596
工程制圖及AutoCAD（安徽水利水電職業(yè)技術(shù)學(xué)院）

工程制圖及AutoCAD（安徽水利水電職業(yè)技術(shù)學(xué)院）

標(biāo)簽： AutoCAD 工程制圖水利水電

上傳時間： 2013-10-23

上傳用戶：3291976780
基于ZedBoard和linux的應(yīng)用程序HelloWorld的實現(xiàn)（完整工程）

基于ZedBoard和linux的應(yīng)用程序HelloWorld的實現(xiàn)（完整工程）獲取Zedboard可運行的linux Digilent官網(wǎng)給出Zedboard的可運行l(wèi)inux設(shè)計ZedBoard_OOB_Design包，可從http://www.digilentinc.com/Data/Documents/Other/ZedBoard_OOB_Design.zip獲取，下載后解壓，可以看到包的結(jié)構(gòu)和內(nèi)容

標(biāo)簽： HelloWorld ZedBoard linux 應(yīng)用程序

上傳時間： 2015-01-01

上傳用戶：dragonhaixm
ISE新建工程及使用IP核步驟詳解

ISE新建工程及使用IP核步驟詳解

標(biāo)簽： ISE IP核工程

上傳時間： 2015-01-01

上傳用戶：liuxinyu2016
基于Altera FPGA CPLD的電子系統(tǒng)設(shè)計及工程實踐

講解到位，工程例子很全，適合下載學(xué)習(xí)。

標(biāo)簽： Altera FPGA CPLD 電子系統(tǒng)設(shè)計

上傳時間： 2013-10-21

上傳用戶：lhll918
如何做好pcb板詳談

　　大家都知道理做PCB板就是把設(shè)計好的原理圖變成一塊實實在在的PCB電路板,請別小看這一過程,有很多原理上行得通的東西在工程中卻難以實現(xiàn),或是別人能實現(xiàn)的東西另一些人卻實現(xiàn)不了,因此說做一塊PCB板不難,但要做好一塊PCB板卻不是一件容易的事情。　　微電子領(lǐng)域的兩大難點在于高頻信號和微弱信號的處理,在這方面PCB制作水平就顯得尤其重要,同樣的原理設(shè)計,同樣的元器件,不同的人制作出來的PCB就具有不同的結(jié)果,那么如何才能做出一塊好的PCB板呢?根據(jù)我們以往的經(jīng)驗,想就以下幾方面談?wù)勛约旱目捶?

標(biāo)簽： pcb

上傳時間： 2013-10-10

上傳用戶：wwwwwen5
高性能PCB設(shè)計的工程實現(xiàn)

一、PCB設(shè)計團(tuán)隊的組建建議二、高性能PCB設(shè)計的硬件必備基礎(chǔ)三、高性能PCB設(shè)計面臨的挑戰(zhàn)和工程實現(xiàn) 1.研發(fā)周期的挑戰(zhàn) 2.成本的挑戰(zhàn) 3.高速的挑戰(zhàn) 4.高密的挑戰(zhàn) 5.電源、地噪聲的挑戰(zhàn) 6.EMC的挑戰(zhàn) 7.DFM的挑戰(zhàn)四、工欲善其事，必先利其器摘要：本文以IT行業(yè)的高性能的PCB設(shè)計為主線，結(jié)合Cadence在高速PCB設(shè)計方面的強大功能，全面剖析高性能PCB設(shè)計的工程實現(xiàn)。正文：電子產(chǎn)業(yè)在摩爾定律的驅(qū)動下，產(chǎn)品的功能越來越強，集成度越來越高、信號的速率越來越快，產(chǎn)品的研發(fā)周期也越來越短，PCB的設(shè)計也隨之進(jìn)入了高速PCB設(shè)計時代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產(chǎn)品中一個極為重要的部件。本文從高性能PCB設(shè)計的工程實現(xiàn)的角度，全面剖析IT行業(yè)高性能PCB設(shè)計的方方面面。實現(xiàn)高性能的PCB設(shè)計首先要有一支高素質(zhì)的PCB設(shè)計團(tuán)隊。一、PCB設(shè)計團(tuán)隊的組建建議自從PCB設(shè)計進(jìn)入高速時代，原理圖、PCB設(shè)計由硬件工程師全權(quán)負(fù)責(zé)的做法就一去不復(fù)返了,專職的PCB工程師也就應(yīng)運而生。

標(biāo)簽： PCB 性能工程實現(xiàn)

上傳時間： 2013-10-24

上傳用戶：leehom61
EDA工程建模及其管理方法研究2

EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計算機技術(shù)的日益成熟，電子設(shè)計自動化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計思想，允許設(shè)計人員能夠從系統(tǒng)功能級或電路功能級進(jìn)行產(chǎn)品或芯片的設(shè)計，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計項目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。近十年來，EDA電路設(shè)計技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個趨勢： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計的抽象層次越來越高，而產(chǎn)品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗證和修改，單靠個人力量無法完成。IC芯片的開發(fā)已經(jīng)實行多人分組協(xié)作。由此可見，如何提高設(shè)計的抽象層次，在較短時間內(nèi)設(shè)計出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。

標(biāo)簽： EDA 工程建模管理方法

上傳時間： 2013-10-15

上傳用戶：shen007yue