本文主要圍繞車用CAN總線抗電磁干擾能力進(jìn)行了研究。 首先，在在參考國內(nèi)外相關(guān)研究資料的基礎(chǔ)上，依據(jù)FORD公司的ES-XW7T-1A278-AC電磁兼容標(biāo)準(zhǔn)、IS07637-3對(duì)非電源線的瞬態(tài)傳導(dǎo)抗干擾測(cè)試標(biāo)準(zhǔn)和IS011452-4大電流注入(BCI)電磁兼容性標(biāo)準(zhǔn)，利用瑞士EMTEST公司的UCS-200M、CSW500D等設(shè)備，搭建了3個(gè)用于測(cè)試CAN總線抗干擾能力的實(shí)驗(yàn)平臺(tái)。 在所搭建的測(cè)試平臺(tái)上，著重從CAN總線通訊介質(zhì)選擇和CAN節(jié)點(diǎn)抗干擾設(shè)計(jì)兩個(gè)方面進(jìn)行了理論分析和對(duì)比實(shí)驗(yàn)研究，得出了當(dāng)采用屏蔽雙絞線和非屏蔽雙絞線作為總線通訊介質(zhì)時(shí)，影響其抗干擾能力的因素；當(dāng)CAN總線節(jié)點(diǎn)采用的不同的物理層參數(shù)時(shí)，如光耦、共模線圈、磁珠、濾波電容、分裂端接電阻、不同的總線發(fā)送電平、不同的CAN收發(fā)器等，對(duì)CAN總線抗干擾能力的影響，給出了一些增強(qiáng)CAN節(jié)點(diǎn)電路抗干擾能力的建議及一種推薦電路。 最后提出了一種新的提高CAN總線抗干擾能力的方法，即通過把CAN總線的CANH和CANL數(shù)據(jù)線分別通過一個(gè)電阻連接到總線收發(fā)器的地和電源端，使總線的差分電平整體下拉，從而降低總線收發(fā)器對(duì)某些干擾引起的電平波動(dòng)所產(chǎn)生的誤判斷以達(dá)到增強(qiáng)抗電磁干擾的目的。并在基于FORD公司的ES-XW7T-1A278-AC電磁兼容標(biāo)準(zhǔn)所搭建的CAN總線測(cè)試平臺(tái)上進(jìn)行實(shí)驗(yàn)，驗(yàn)證了其有效性。
上傳時(shí)間： 2013-06-19
上傳用戶：zhang469965156
微機(jī)電系統(tǒng)（MEMS）器件的構(gòu)成涉及微電子、微機(jī)械、微動(dòng)力、微熱力、微流體學(xué)、材料、物理、化學(xué)、生物等多個(gè)領(lǐng)域，形成了多能量域并交叉耦合。為其產(chǎn)品的建模、仿真以及優(yōu)化設(shè)計(jì)帶來了較大的難度。由于靜電驅(qū)動(dòng)的原理簡(jiǎn)單使其成為MEMS器件中機(jī)械動(dòng)作的主要來源。而梳齒結(jié)構(gòu)在MEMS器件中有廣泛的應(yīng)用：微諧振器、微機(jī)械加速度計(jì)、微機(jī)械陀螺儀、微鏡、微鑷、微泵等。所以做為MEMS的重要驅(qū)動(dòng)方式和結(jié)構(gòu)形式，靜電驅(qū)動(dòng)梳齒結(jié)構(gòu)MEMS器件的耦合場(chǎng)仿真分析以及優(yōu)化設(shè)計(jì)對(duì)MEMS的開發(fā)具有很重要的意義。本課題的研究對(duì)靜電驅(qū)動(dòng)梳齒結(jié)構(gòu)MEMS器件的設(shè)計(jì)具有較大的理論研究意義。 本文的研究工作主要包括以下幾個(gè)方面： 1、采用降階宏建模技術(shù)快速求解靜電梳齒驅(qū)動(dòng)器靜電－結(jié)構(gòu)耦合問題，降階建模被用于表示微諧振器的靜態(tài)動(dòng)態(tài)特性。論文采用降階建模方法詳細(xì)分析了靜電梳齒驅(qū)動(dòng)器的各參數(shù)對(duì)所產(chǎn)生靜電力以及驅(qū)動(dòng)位移的關(guān)系；并對(duì)靜電梳齒驅(qū)動(dòng)器梳齒電容結(jié)構(gòu)的靜電場(chǎng)進(jìn)行分析和模擬，深入討論了邊緣效應(yīng)的影響；還對(duì)微諧振器動(dòng)態(tài)特性的各個(gè)模態(tài)進(jìn)行仿真分析，并計(jì)算分析了前六階模態(tài)的頻率和諧振幅值。仿真結(jié)果表明降階建模方法能夠快速、準(zhǔn)確地實(shí)現(xiàn)多耦合域的求解。 2、從系統(tǒng)角度出發(fā)考慮了各個(gè)子系統(tǒng)對(duì)叉指式微機(jī)械陀螺儀特性的影響，系統(tǒng)詳細(xì)地分析了與叉指狀微機(jī)械陀螺儀性能指標(biāo)－靈敏度密切相關(guān)的結(jié)構(gòu)特性、電子電路、加工工藝和空氣阻尼，并在此分析的基礎(chǔ)上建立了陀螺的統(tǒng)一多學(xué)科優(yōu)化模型并對(duì)其進(jìn)行多學(xué)科優(yōu)化設(shè)計(jì)。將遺傳算法和差分進(jìn)化算法的全局尋優(yōu)與陀螺儀系統(tǒng)級(jí)優(yōu)化相結(jié)合，證實(shí)了遺傳算法和差分進(jìn)化算法在MEMS系統(tǒng)級(jí)優(yōu)化中的可行性，并比較遺傳算法和差分進(jìn)化算法的優(yōu)化結(jié)果，差分進(jìn)化算法的優(yōu)化結(jié)果較大地改善了器件的性能。 3、從系統(tǒng)角度出發(fā)考慮了各個(gè)子系統(tǒng)對(duì)梳齒式微加速度計(jì)特性的影響，在對(duì)梳齒式微加速度計(jì)各個(gè)學(xué)科的設(shè)計(jì)要素進(jìn)行分析的基礎(chǔ)上，對(duì)各個(gè)子系統(tǒng)分別建立相對(duì)獨(dú)立的優(yōu)化模型，采用差分進(jìn)化算法和多目標(biāo)遺傳算法對(duì)其進(jìn)行優(yōu)化設(shè)計(jì)。證實(shí)了差分進(jìn)化算法和多目標(biāo)遺傳算法對(duì)多個(gè)子系統(tǒng)耦合的系統(tǒng)級(jí)優(yōu)化的可行性，并比較了將多目標(biāo)轉(zhuǎn)換為單目標(biāo)進(jìn)行優(yōu)化和采用多目標(biāo)進(jìn)行優(yōu)化的區(qū)別和結(jié)果，優(yōu)化結(jié)果使器件的性能得到了改善。
上傳時(shí)間： 2013-05-15
上傳用戶：zhangjinzj
近年來，隨著大規(guī)模集成電路的飛速發(fā)展，微控制器和數(shù)字信號(hào)處理器的性價(jià)比不斷提高，數(shù)字控制技術(shù)已逐步應(yīng)用于大中功率高頻開關(guān)電源。相對(duì)于傳統(tǒng)模擬控制方式，數(shù)字控制方式具有電源設(shè)計(jì)靈活、外圍控制電路少、可采用較先進(jìn)的控制算法、具有較高可靠性等優(yōu)點(diǎn)。 高頻開關(guān)電源具有體積小、重量輕、效率高、輸出紋波小等特點(diǎn)，現(xiàn)已逐步成為現(xiàn)代通訊設(shè)備的新型基礎(chǔ)電源系統(tǒng)。針對(duì)傳統(tǒng)開關(guān)電源中損耗較大、超調(diào)量較大、動(dòng)態(tài)性能較差等問題，本文采用基于DSP的全橋軟開關(guān)拓?fù)浣Y(jié)構(gòu)。全橋軟開關(guān)移相控制技術(shù)由智能DSP系統(tǒng)完成，采樣信號(hào)采用差分傳輸，控制算法采用模糊自適應(yīng)PID算法，產(chǎn)生數(shù)字PWM波配合驅(qū)動(dòng)電路控制全橋開關(guān)的通斷。在輸入端應(yīng)用平均電流控制法的有源功率因數(shù)校正，使輸入電流跟隨輸入電壓的波形，從而使功率因數(shù)接近1。最后通過Matlab仿真結(jié)果表明模糊自適應(yīng)PID控制算法比傳統(tǒng)PID控制算法在超調(diào)量，調(diào)節(jié)時(shí)間，動(dòng)態(tài)特性等性能上具有優(yōu)越性。 論文以高頻開關(guān)電源的設(shè)計(jì)為主線，在詳細(xì)分析各部分電路原理的基礎(chǔ)上，進(jìn)行系統(tǒng)的主電路設(shè)計(jì)、輔助電路設(shè)計(jì)、控制電路設(shè)計(jì)、仿真研究、軟件實(shí)現(xiàn)。重點(diǎn)介紹了高頻變壓器的設(shè)計(jì)及模糊自適應(yīng)PID控制器的實(shí)現(xiàn)。并將輔助電源及控制電路制成電路板，以及在此電路板基礎(chǔ)上進(jìn)行各波形分析并進(jìn)行相關(guān)實(shí)驗(yàn)。
上傳時(shí)間： 2013-04-24
上傳用戶：s藍(lán)莓汁
隨著用戶對(duì)供電質(zhì)量要求的進(jìn)一步提高，模塊化UPS 并聯(lián)系統(tǒng)獲得了越來越廣泛的應(yīng)用。本文以模塊化UPS為研究對(duì)象，根據(jù)電路結(jié)構(gòu)，將其分為直流部分模塊化和交流部分模塊化分別進(jìn)行討論。整流環(huán)節(jié)對(duì)Boost-PFC 電路進(jìn)行并聯(lián)控制，實(shí)現(xiàn)直流部分的模塊化；逆變環(huán)節(jié)在瞬時(shí)電壓PID 控制的基礎(chǔ)上，引入了瞬時(shí)均流的并聯(lián)控制策略，實(shí)現(xiàn)交流部分的模塊化。 介紹了有源功率因數(shù)校正技術(shù)的基本原理和控制思路，分析了單管雙Boost-PFC電路的工作過程，并將其簡(jiǎn)化等效成常規(guī)的Boost 電路進(jìn)行分析和控制。根據(jù)控制系統(tǒng)的結(jié)構(gòu)，分別對(duì)電流控制環(huán)和電壓控制環(huán)進(jìn)行了分析，得出了電感電流主要受電流指令的影響，而輸入輸出電壓差的影響則相對(duì)比較小；輸出電壓主要受參考給定指令電壓、緩啟給定指令電壓以及輸出電流等因素的影響。根據(jù)電流環(huán)和電壓環(huán)的解析表達(dá)式，給出了并聯(lián)控制的方法及原理。 對(duì)單相電路、三相電路以及多模塊并聯(lián)電路分別進(jìn)行了仿真驗(yàn)證，對(duì)多模塊的并聯(lián)系統(tǒng)進(jìn)行了實(shí)驗(yàn)驗(yàn)證。建立了單相逆變器的數(shù)學(xué)模型，并加入PID 控制器，得到了輸出電壓的解析表達(dá)式，得出逆變器輸出電壓與參考給定電壓和輸出電流有關(guān)。利用極點(diǎn)配置的方法得到了模擬域PID 控制器參數(shù)的計(jì)算公式，并采用后向差分法，將其轉(zhuǎn)換到數(shù)字域，得到了數(shù)字PID 控制器參數(shù)與模擬域參數(shù)的換算關(guān)系。通過實(shí)驗(yàn)測(cè)試和曲線擬合的辦法，得到了實(shí)際逆變器的電路參數(shù)。通過對(duì)所設(shè)計(jì)的數(shù)字PID 控制器進(jìn)行仿真和實(shí)驗(yàn)，驗(yàn)證了理論分析和計(jì)算。建立了PID 電壓閉環(huán)的多逆變器并聯(lián)系統(tǒng)數(shù)學(xué)模型，分析得出并聯(lián)系統(tǒng)的輸出電壓主要由系統(tǒng)中各模塊的平均給定電壓決定，同時(shí)也受較高次的輸出諧波電流影響，受輸出基波電流影響相對(duì)較小；環(huán)流主要受模塊的給定電壓與系統(tǒng)平均給定電壓的偏差影響。針對(duì)環(huán)流產(chǎn)生的原因，提出了一種瞬時(shí)均流控制策略來減小系統(tǒng)環(huán)流對(duì)給定電壓偏差的增益，從而達(dá)到瞬時(shí)均流的目的。 對(duì)兩逆變模塊并聯(lián)的系統(tǒng)在各種工況下進(jìn)行了仿真和實(shí)驗(yàn)，驗(yàn)證了理論分析的正確性和這種瞬時(shí)均流控制策略的可行性。
上傳時(shí)間： 2013-04-24
上傳用戶：ggwz258
GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時(shí)效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號(hào)疊加有各種誤差因素的影響。GSM接收機(jī)的實(shí)現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對(duì)GSM基帶同步技術(shù)進(jìn)行研究，選擇一種最合適的同步算法。GSM的同步既有時(shí)間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點(diǎn)之一。長(zhǎng)期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實(shí)現(xiàn)GSM接收機(jī)的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實(shí)現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點(diǎn)。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計(jì)， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識(shí)的學(xué)習(xí)，設(shè)計(jì)驗(yàn)證了GSM基帶同步算法。對(duì)FB時(shí)間同步，討論了包絡(luò)檢測(cè)和FFT變換兩種不同的方法；對(duì)SB時(shí)間同步，介紹實(shí)相關(guān)和復(fù)相關(guān)兩種方法；對(duì)頻率同步，給出了一種對(duì)FB運(yùn)用相關(guān)運(yùn)算來精確估計(jì)頻率誤差的算法。 @@ 設(shè)計(jì)了使用GSM射頻收發(fā)芯片RDA6210并通過實(shí)驗(yàn)室的ALTERA EP3C25FPGA開發(fā)板進(jìn)行控制的GSM射頻端的解決方案，論文對(duì)RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹，設(shè)計(jì)了芯片的控制模塊，得到了下變頻后的GSM基帶信號(hào)。 @@ 設(shè)計(jì)了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開發(fā)平臺(tái)來完成基帶數(shù)據(jù)的處理。針對(duì)ALTERA EP2S180開發(fā)平臺(tái)模數(shù)轉(zhuǎn)換器AD9433的特點(diǎn)使用THS4501設(shè)計(jì)了單獨(dú)的差分運(yùn)算放大器模塊；設(shè)計(jì)了平臺(tái)的數(shù)據(jù)存儲(chǔ)方案并將該平臺(tái)得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計(jì)了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計(jì)了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲(chǔ)方案。 @@ 給出了接收機(jī)硬件測(cè)試的結(jié)果，從多方面驗(yàn)證了所設(shè)計(jì)硬件平臺(tái)的可靠性。 @@關(guān)鍵詞：GSM接收機(jī)；同步；RF； FPGA；DSP；
上傳時(shí)間： 2013-07-01
上傳用戶：sh19831212
現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
近年來，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場(chǎng)集成技術(shù)取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號(hào)處理系統(tǒng)小型化、低功耗、高可靠性等問題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計(jì)方式使其越來越多的取代ASIC的市場(chǎng)。傳統(tǒng)的通用信號(hào)處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構(gòu)型不強(qiáng)，F(xiàn)PGA解決了這一問題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結(jié)合FPGA較強(qiáng)的信號(hào)并行處理特性使其與DSP信號(hào)處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號(hào)處理系統(tǒng)具有很強(qiáng)的可實(shí)施性。 @@ 基于上述要求，作者設(shè)計(jì)和完成了一個(gè)基于多FPGA的通用實(shí)時(shí)信號(hào)處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲(chǔ)實(shí)時(shí)數(shù)據(jù)。作者通過全面的分析，設(shè)計(jì)了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺(tái)能夠根據(jù)實(shí)際需求進(jìn)行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號(hào))技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計(jì)范疇，因此必須重視信號(hào)完整性的設(shè)計(jì)與分析問題，作者根據(jù)高速電路的設(shè)計(jì)慣例和軟件輔助設(shè)計(jì)的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計(jì)的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設(shè)計(jì)過程中出現(xiàn)的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲(chǔ)器接口設(shè)計(jì)決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進(jìn)行了詳細(xì)的闡述和驗(yàn)證。并結(jié)合系統(tǒng)的核心板和底板，完成了應(yīng)用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計(jì)工作，對(duì)其中的部分接口進(jìn)行了邏輯驗(yàn)證。 @@ 經(jīng)過測(cè)試，該通用的信號(hào)處理平臺(tái)具有實(shí)時(shí)性好、通用性強(qiáng)、可擴(kuò)展和可重構(gòu)等特點(diǎn)，能夠滿足當(dāng)前一些信號(hào)處理系統(tǒng)對(duì)高速、實(shí)時(shí)處理的要求，可以廣泛應(yīng)用于實(shí)時(shí)信號(hào)處理領(lǐng)域。通過本平臺(tái)的研究和開發(fā)工作，為進(jìn)一步研究和設(shè)計(jì)通用、實(shí)時(shí)信號(hào)處理系統(tǒng)打下了堅(jiān)實(shí)的基礎(chǔ)。 @@關(guān)鍵詞：通用實(shí)時(shí)信號(hào)處理；FPGA；信號(hào)完整性；DDR2；LVDS
標(biāo)簽： FPGA 實(shí)時(shí)信號(hào) 處理系統(tǒng)
上傳時(shí)間： 2013-05-27
上傳用戶：qiaoyue
數(shù)據(jù)采集是信號(hào)與信息系統(tǒng)中一個(gè)重要的組成部分，也是數(shù)字信號(hào)處理的關(guān)鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉(zhuǎn)換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實(shí)現(xiàn)方法。該系統(tǒng)利用AD器件對(duì)信號(hào)進(jìn)行放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊和時(shí)鐘信號(hào)來進(jìn)行電路控制及實(shí)現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機(jī)。FPGA作為采集系統(tǒng)的核心部件，完成了內(nèi)部數(shù)字電路設(shè)計(jì)，使系統(tǒng)具有很高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點(diǎn)研究了A/D模數(shù)轉(zhuǎn)換、FPGA芯片設(shè)計(jì)及PCI總結(jié)接口設(shè)計(jì)，完成了系統(tǒng)的各級(jí)電路硬件設(shè)計(jì)，并通過系統(tǒng)仿真驗(yàn)證了系統(tǒng)的可行性。
標(biāo)簽： FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
隨著人們對(duì)于高速無線數(shù)據(jù)業(yè)務(wù)的急切需求以及新的無線通信技術(shù)的發(fā)展，頻譜資源匱乏問題日益嚴(yán)重。無線頻譜的緊缺已經(jīng)成為限制無線通信與服務(wù)應(yīng)用持續(xù)發(fā)展的瓶頸。認(rèn)知無線電技術(shù)(Cognitive Radio)改變了傳統(tǒng)的固定頻譜分配方式，它以頻譜利用的高效性為目標(biāo)，允許非授權(quán)用戶擇機(jī)利用授權(quán)用戶的頻譜空洞傳輸數(shù)據(jù)，以此來解決無線頻譜資源短缺的問題。它是具有自主尋找和使用空閑頻譜資源能力的智能無線電技術(shù)。本文的目標(biāo)是在基于FPGA+DSP的系統(tǒng)硬件平臺(tái)上，以軟件編程的方式實(shí)現(xiàn)認(rèn)知無線電數(shù)據(jù)傳輸?shù)墓δ堋?軟件無線電是實(shí)現(xiàn)認(rèn)知無線電的理想平臺(tái)。本文首先闡述了軟件無線電的基本工作原理及關(guān)鍵技術(shù)途徑，對(duì)多速率信號(hào)處理中的內(nèi)插和抽取、帶通采樣、數(shù)字下變頻、濾波等技術(shù)進(jìn)行了分析與探討，為設(shè)計(jì)多速率調(diào)制解調(diào)系統(tǒng)提供了理論基礎(chǔ)。然后針對(duì)軟件無線電的要求給出了基于FPFA+DSP的系統(tǒng)設(shè)計(jì)硬件框圖，并對(duì)其中的部分硬件(FPGA、AD9857、AD9235)做了簡(jiǎn)要的描述并給出其初始化過程。在理解基本概念和原理的基礎(chǔ)上，詳細(xì)論述了在系統(tǒng)硬件設(shè)計(jì)平臺(tái)上實(shí)現(xiàn)的π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)技術(shù)。本文給出了調(diào)制解調(diào)系統(tǒng)實(shí)現(xiàn)方案中的各個(gè)功能模塊(差分編、解碼，加同步頭、內(nèi)插和成形濾波，下變頻，系統(tǒng)同步等)具體的設(shè)計(jì)方案和通過硬件編程實(shí)現(xiàn)了板級(jí)的仿真和最后的硬件實(shí)現(xiàn)，并對(duì)其中得到的數(shù)據(jù)進(jìn)行分析，進(jìn)一步驗(yàn)證方案的可行性。最后介紹了通信板同頻譜感知板協(xié)同工作原理，依據(jù)頻譜感知板獲取的各個(gè)信道狀況自適應(yīng)的選擇π/4-DQPSK、8PSK、16QAM調(diào)制解調(diào)方式并在FPGA上實(shí)現(xiàn)了其中部分功能。
標(biāo)簽： FPGA 多速率 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-30
上傳用戶：fywz
現(xiàn)代雷達(dá)系統(tǒng)廣泛采用脈沖壓縮技術(shù)，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達(dá)通過發(fā)射寬脈沖，保證足夠的最大作用距離，而接收時(shí)，采用相應(yīng)的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時(shí)，數(shù)字信號(hào)處理技術(shù)的迅猛發(fā)展和廣泛應(yīng)用，為雷達(dá)脈沖壓縮處理的數(shù)字化實(shí)現(xiàn)提供了可能。 本文主要研究雷達(dá)多波形頻域數(shù)字脈沖壓縮系統(tǒng)的硬件系統(tǒng)實(shí)現(xiàn)。在匹配濾波理論的指導(dǎo)下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數(shù)字脈沖壓縮系統(tǒng)。該系統(tǒng)可處理時(shí)寬在42μs以內(nèi)、帶寬在5MHz以下的線性調(diào)頻信號(hào)(LFM)，非線性調(diào)頻信號(hào)(NLFM)和Taylor四相碼信號(hào)，且技術(shù)指標(biāo)完全滿足實(shí)用系統(tǒng)的設(shè)計(jì)要求。 本文完成的主要工作和創(chuàng)新之處有：(1)基于雙通道模數(shù)轉(zhuǎn)換器AD10242設(shè)計(jì)高精度數(shù)據(jù)采集電路，為整個(gè)脈壓系統(tǒng)的工作提供必要的條件。完成了前端模擬信號(hào)輸入電路的優(yōu)化和差分輸入時(shí)鐘的產(chǎn)生，以實(shí)現(xiàn)高精度采樣。 (2)根據(jù)協(xié)議和脈壓系統(tǒng)的工作要求，以基于FPGAEP1K100QC208完成系統(tǒng)控制，使整個(gè)脈壓系統(tǒng)正確穩(wěn)定地工作。同時(shí)以該FPGA生成雙口RAM，實(shí)現(xiàn)數(shù)據(jù)暫存，以匹配采樣速率和脈壓系統(tǒng)頻率。 (3)設(shè)計(jì)基于4片高性能ADSP21160M的緊耦合并行處理系統(tǒng)，以完成多波形頻域數(shù)字脈沖壓縮的全部運(yùn)算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進(jìn)行數(shù)據(jù)通信。各DSP還使用一個(gè)鏈路口連接到接口板DSP，將脈壓結(jié)果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設(shè)計(jì)輸出板電路，完成數(shù)據(jù)對(duì)齊、求模和數(shù)據(jù)向下一級(jí)的輸出，并產(chǎn)生模擬輸出。 (5)調(diào)試并改進(jìn)處理板和輸出板。
標(biāo)簽： FPGA DSP 多波形 壓縮系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶：qq277541717
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
