PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
RS-232-C 是PC 機常用的串行接口,由于信號電平值較高,易損壞接口電路的芯片,與TTL電平不兼容故需使用電平轉換電路方能與TTL 電路連接。本產品(轉接器),可以實現(xiàn)任意電平下(0.8~15)的UART串行接口到RS-232-C/E接口的無源電平轉接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特點？傳輸電纜長度如何考慮？答： 計算機與計算機或計算機與終端之間的數(shù)據(jù)傳送可以采用串行通訊和并行通訊二種方式。由于串行通訊方式具有使用線路少、成本低，特別是在遠程傳輸時，避免了多條線路特性的不一致而被廣泛采用。 在串行通訊時，要求通訊雙方都采用一個標準接口，使不同 的設備可以方便地連接起來進行通訊。 RS-232-C接口（又稱 EIA RS-232-C）是目前最常用的一種串行通訊接口。它是在1970 年由美國電子工業(yè)協(xié)會（EIA）聯(lián)合貝爾系統(tǒng)、 調制解調器廠家及計算機終端生產廠家共同制定的用于串行通訊的標準。它的全名是“數(shù)據(jù)終端設備（DTE）和數(shù)據(jù)通訊設備（DCE）之間串行二進制數(shù)據(jù)交換接口技術標準”該標準規(guī)定采用一個25 個腳的 DB25 連接器，對連接器的每個引腳的信號內容加以規(guī)定，還對各種信號的電平加以規(guī)定。(1) 接口的信號內容實際上RS-232-C 的25 條引線中有許多是很少使用的，在計算機與終端通訊中一般只使用3-9 條引線。(2) 接口的電氣特性 在RS-232-C 中任何一條信號線的電壓均為負邏輯關系。即：邏輯“1”，-5— -15V；邏輯“0” +5— +15V 。噪聲容限為2V。即 要求接收器能識別低至+3V 的信號作為邏輯“0”，高到-3V的信號 作為邏輯“1”(3) 接口的物理結構 RS-232-C 接口連接器一般使用型號為DB-25 的25 芯插頭座,通常插頭在DCE 端,插座在DTE端. 一些設備與PC 機連接的RS-232-C 接口,因為不使用對方的傳送控制信號,只需三條接口線,即“發(fā)送數(shù)據(jù)”、“接收數(shù)據(jù)”和“信號地”。所以采用DB-9 的9 芯插頭座，傳輸線采用屏蔽雙絞線。(4) 傳輸電纜長度由RS-232C 標準規(guī)定在碼元畸變小于4%的情況下，傳輸電纜長度應為50 英尺，其實這個4%的碼元畸變是很保守的，在實際應用中，約有99%的用戶是按碼元畸變10-20%的范圍工作的，所以實際使用中最大距離會遠超過50 英尺，美國DEC 公司曾規(guī)定允許碼元畸變?yōu)?0%而得出附表2 的實驗結果。其中1 號電纜為屏蔽電纜，型號為DECP.NO.9107723 內有三對雙絞線，每對由22# AWG 組成，其外覆以屏蔽網(wǎng)。2 號電纜為不帶屏蔽的電纜。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特點？答： 由于RS-232-C 接口標準出現(xiàn)較早，難免有不足之處，主要有以下四點：（1） 接口的信號電平值較高，易損壞接口電路的芯片，又因為與TTL 電平不兼容故需使用電平轉換電路方能與TTL 電路連接。（2） 傳輸速率較低，在異步傳輸時，波特率為20Kbps。（3） 接口使用一根信號線和一根信號返回線而構成共地的傳輸形式， 這種共地傳輸容易產生共模干擾，所以抗噪聲干擾性弱。（4） 傳輸距離有限，最大傳輸距離標準值為50 英尺，實際上也只能 用在50 米左右。針對RS-232-C 的不足，于是就不斷出現(xiàn)了一些新的接口標準，RS-485 就是其中之一，它具有以下特點：1. RS-485 的電氣特性：邏輯“1”以兩線間的電壓差為+（2—6） V 表示；邏輯“0”以兩線間的電壓差為-（2—6）V 表示。接口信號電平比RS-232-C 降低了，就不易損壞接口電路的芯片， 且該電平與TTL 電平兼容，可方便與TTL 電路連接。2. RS-485 的數(shù)據(jù)最高傳輸速率為10Mbps3. RS-485 接口是采用平衡驅動器和差分接收器的組合，抗共模干能力增強，即抗噪聲干擾性好。4. RS-485 接口的最大傳輸距離標準值為4000 英尺，實際上可達 3000 米，另外RS-232-C接口在總線上只允許連接1 個收發(fā)器， 即單站能力。而RS-485 接口在總線上是允許連接多達128 個收發(fā)器。即具有多站能力,這樣用戶可以利用單一的RS-485 接口方便地建立起設備網(wǎng)絡。因RS-485 接口具有良好的抗噪聲干擾性，長的傳輸距離和多站能力等上述優(yōu)點就使其成為首選的串行接口。 因為RS485 接口組成的半雙工網(wǎng)絡，一般只需二根連線，所以RS485接口均采用屏蔽雙絞線傳輸。 RS485 接口連接器采用DB-9 的9 芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤連接的鍵盤接口RS485 采用DB-9（針）。3. 采用RS485 接口時，傳輸電纜的長度如何考慮？答： 在使用RS485 接口時，對于特定的傳輸線經，從發(fā)生器到負載其數(shù)據(jù)信號傳輸所允許的最大電纜長度是數(shù)據(jù)信號速率的函數(shù)，這個 長度數(shù)據(jù)主要是受信號失真及噪聲等影響所限制。下圖所示的最大電纜長度與信號速率的關系曲線是使用24AWG 銅芯雙絞電話電纜（線 徑為0.51mm），線間旁路電容為52.5PF/M，終端負載電阻為100 歐 時所得出。（曲線引自GB11014-89 附錄A）。由圖中可知，當數(shù)據(jù)信 號速率降低到90Kbit/S 以下時，假定最大允許的信號損失為6dBV 時， 則電纜長度被限制在1200M。實際上，圖中的曲線是很保守的，在實 用時是完全可以取得比它大的電纜長度。 當使用不同線徑的電纜。則取得的最大電纜長度是不相同的。例 如：當數(shù)據(jù)信號速率為600Kbit/S 時，采用24AWG 電纜，由圖可知最 大電纜長度是200m，若采用19AWG 電纜（線徑為0。91mm）則電纜長 度將可以大于200m； 若采用28AWG 電纜（線徑為0。32mm）則電纜 長度只能小于200m。
上傳時間： 2013-10-11
上傳用戶：時代電子小智
常見問題數(shù)據(jù)采集控制系統(tǒng)的組成？ 1、變送器和執(zhí)行器 2、信號調理器3、數(shù)據(jù)采集控制硬件4、計算機軟件 選擇數(shù)據(jù)采集卡要從那幾個方面進行考慮？ 1、通道的類型及個數(shù)2、差分或單端輸入3、采樣速度4、精度要求 名詞解釋單端輸入方式：各路輸入信號共用一個參考電位，即各路輸入信號共地，這是最常用的接線方式。使用單端輸入方式時，地線比較穩(wěn)定，抗干擾能力較強。 雙端輸入方式：各路輸入信號各自使用自己的參考電位，即各路輸入信號不共地。如果輸入信號來自不同的信號源，而這些信號源的參考電位(地線)略有差異，可考慮使用這種接線方式。 單極性信∶號輸入信號相對于模擬地電位來講,只偏向一側,如輸入電壓為0～10V。雙極性信號∶輸入信號相對于模擬地電位來講,可高可低,如輸入電壓為-5V～+5V。 A/D轉換速率∶表明A/D轉換芯片的工作速度。 初始地址∶使用板卡時，需要對卡上的一組寄存器進行操作，這組寄存器占用數(shù)個連續(xù)的地址，一般將其中最低的地址值定為此卡的初始地址。
標簽： 數(shù)據(jù)采集 圖解
上傳時間： 2014-01-13
上傳用戶：sy_jiadeyi
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
針對幀差分法易產生空洞以及背景減法不能檢測出與背景灰度接近的目標的問題，提出了一種將背景減和幀差法相結合的運動目標檢測算法。首先利用連續(xù)兩幀圖像進行背景減法得到兩種差分圖像，并用最大類間與類內方差比法得到合適的閾值將這兩種差分圖像二值化，然后將得到的兩種二值化圖像進行或運算，最后利用圖像形態(tài)學濾波得到準確的運動目標。實驗結果表明，該算法簡單、易實現(xiàn)、實時性強
上傳時間： 2013-10-08
上傳用戶：yqs138168
Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！
上傳時間： 2017-03-06
上傳用戶：onewq
用有限差分法求解程函方程，計算每個點的初至走時。
標簽： 地震處理
上傳時間： 2015-04-21
上傳用戶：小關cccc
一博科技PCB設計指導書VER1.0. 66頁常見信號介紹 1.1 數(shù)字信號 1.1.1 CPU 常稱處理器，系統(tǒng)通過數(shù)據(jù)總線、地址總線、控制總線實現(xiàn)處理器、控制芯片、存 儲器之間的數(shù)據(jù)交換。 地址總線：ADD* （如：ADDR1） 數(shù)據(jù)總線：D* （如：SDDATA0） 控制總線：讀寫信號（如：WE_N），片選信號（如：SDCS0_N），地址行列選擇信 號（如：SDRAS_N），時鐘信號（如：CLK），時鐘使能信號（如：SDCKE）等。 與CPU對應的存儲器是SDRAM，以及速率較高的DDR存儲器： SDRAM：是目前主推的PC100和PC133規(guī)范所廣泛使用的內存類型，它的帶寬為64位， 支持3.3V電壓的LVTTL，目前產品的最高速度可達5ns。它與CPU使用相同的時鐘頻 率進行數(shù)據(jù)交換，它的工作頻率是與CPU的外頻同步的，不存在延遲或等待時間。 SDRAM與時鐘完全同步。 DDR：速率比SDRAM高的內存器，可達到800M，它在時鐘觸發(fā)沿的上、下沿都能進行 數(shù)據(jù)傳輸，所以即使在133MHz的總線頻率下的帶寬也能達到2.128GB/s。它的地址 與其它控制界面與SDRAM相同，支持2.5V/1.8V的SSTL2標準. 阻抗控制在50Ω±10 ％. 利用時鐘的邊緣進行數(shù)據(jù)傳送的，速率是SDRAM的兩倍. 其時鐘是采用差分方 式。 1.1.2 PCI PCI總線：PCI總線是一種高速的、32/64位的多地址/數(shù)據(jù)線，用于控制器件、外圍 接口、處理器/存儲系統(tǒng)之間進行互聯(lián)。PCI 的信號定義包括兩部份(如下圖)：必 須的(左半部份)與可選的（右半部份）。其中“# ”代表低電平有效。
標簽： pcb設計
上傳時間： 2022-02-06
上傳用戶：得之我幸78
隨著半導體技術的發(fā)展，模數(shù)轉換器（Analog to Digital Converter，ADC）作為模擬與數(shù)字接口電路的關鍵模塊，對性能的要求越來越高。為了滿足這些要求，模數(shù)轉換器正朝著低功耗、高分辨率和高速度方向快速發(fā)展。在磁盤驅動器讀取通道、測試設備、纖維光接收器前端和日期通信鏈路等高性能系統(tǒng)中，高速模數(shù)轉換器是最重要的結構單元。因此，對模數(shù)轉換器的性能，尤其是速度的要求與日俱增，甚至是決定系統(tǒng)性能的關鍵因素。在分析各種結構的高速模數(shù)轉換器的基礎上，本文設計了一個分辨率為6位，采樣時鐘為1GS/s的超高速模數(shù)轉換器。本設計采用的是最適合應用于超高速A/D轉換器的全并行結構，整個結構是由分壓電阻階梯，電壓比較器，數(shù)字編碼電路三部分組成。在電路設計過程中，主要從以下幾個方面進行分析和改進：采用了無采樣/保持電路的全并行結構；在預放大電路中，使用交叉耦合對晶體管作為負載來降低輸入電容和增加放大電路的帶寬，從而提高比較器的比較速度和信噪比；在比較器的輸出端采用時鐘控制的自偏置差分放大器作為輸出緩沖級，使得比較輸出結果能快速轉換為數(shù)字電平，以此來提高ADC的轉換速度；在編碼電路上，先將比較器輸出的溫度計碼轉換成格雷碼，再把格雷碼轉換成二進制碼，這樣進一步提高ADC的轉換速度和減少誤碼率。
上傳時間： 2022-06-22
上傳用戶：kingwide
HDMI系統(tǒng)架構由信源端和接收端組成。某個設備可能有一個或多個HDMI輸入，一個或多個HDMI輸出。這些設備上，每個HDMI輸入都應該遵循HDMI接收端規(guī)則，每個HDMI輸出都應該遵循HDMl信源端規(guī)則。如圖3-1所示，HDMI線纜和連接器提供四個差分線對，組成TMDS數(shù)據(jù)和時鐘通道。這些通道用于傳遞視頻，音頻和輔助數(shù)據(jù)。另外，HDMl提供一個VESADDC通道。DDC是用于配置和在一個單獨的信源端和一個單獨的接收端交換狀態(tài)?？蛇x擇的CEC在用戶的各種不同的音視頻產品中，提供高水平的控制功能。可選擇的HDMl 以太網(wǎng)和音頻返回（HEAO，在連接的設備中提供以太網(wǎng)兼容的網(wǎng)絡數(shù)據(jù)和一個和TMDS相對方向的音頻回返通道。音頻，視頻和輔助數(shù)據(jù)在三個TMDS數(shù)據(jù)通道中傳輸。一個TMDS時鐘，典型地是以視頻像素速率，在TMDS時鐘通道中傳輸，它被接收端做為一個頻率參考，用于對三個TMDS數(shù)據(jù)通道的數(shù)據(jù)復原。在信源端，TMDS編碼將每個TMDS數(shù)據(jù)的8比特數(shù)據(jù)轉換成10位的DC平衡的最小變換序列，串行地，以每個TMDS時鐘周期10位地，在差分線對上發(fā)送。視頻數(shù)據(jù)，一個像素可以是24，30，36，48比特。視頻的默認24比特色深，在等于像素時鐘的TMDS時鐘上傳遞。更高的色深使用相應的更高的TMDS時鐘率。視頻格式 TMDS時鐘率低于25M（比如13.5M的480i/NTSC）可以使用重復像素發(fā)送的策略。視頻像素可以用RGBYCbCr4：4：4，YCbCr4：2：2格式編碼。為了在TMDS通道上發(fā)送音頻和輔助數(shù)據(jù)，HDMI使用一個報文結構。為了得到音頻和控制數(shù)據(jù)所需要的高可靠性，這個數(shù)據(jù)報文用BCH糾錯碼，使用特殊的差錯矯正，對發(fā)送的10位數(shù)據(jù)編碼。
標簽： 接口
上傳時間： 2022-07-03
上傳用戶：
