亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

布爾邏輯

  • FPGA裝箱和劃分算法研究

    隨著集成電路的設計規模越來越大,FPGA為了滿足這種設計需求,其規模也越做越大,傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制,其次就是計算機軟件面臨很大挑戰,所有復雜問題全部集中到布局布線(P&R)這一步,而實際軟件處理過程中,P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力,多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元),并且內部的邏輯單元之間共享連線資源,這種結構有利于減少芯片面積和提高布通率。與此同時,FPGA的EDA設計流程也多了一步,那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟,該步驟既可以認為是工藝映射的后處理,也可認為是布局和布線模塊的預處理,這一步不僅需要考慮打包,還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁,該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素,提出新的FPGA裝箱算法,可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數,從而達到減少布線所需的通道數。該算法和以前的算法相比較,無論從面積,還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析,如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率,同時還可以提高運行速度。 另外,本文還提出將電路分解成為多塊,分別下載到各個芯片的解決方案。以解決FPGA由于容量限制,而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數,采用較好的目標函數來達到較優結果。

    標簽: FPGA 劃分算法

    上傳時間: 2013-04-24

    上傳用戶:zhaoq123

  • Morlet小波分析的BOTDR信號處理

    基于布里淵散射的分布式光纖傳感器是當前國內外研究的熱點。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應用;布里淵時域反射技術(BOTDR)和布里淵時域分析技術(BOTDA)的原理。 受激布里淵散射(SBS)的過程中,入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進行數值計算,并用Matlab模擬計算過程,對布里淵散射信號進行分析。 根據布里淵散射信號的特點,我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實現,我們在Stratix FPGA上實現了基于Morlet小波變換的DSP算法的硬件電路設計。 最后,在此基礎上,我們對電路功能進行實際的仿真和驗證,并和Matlab得到結果進行比較和分析。

    標簽: Morlet BOTDR 小波分析 信號處理

    上傳時間: 2013-07-22

    上傳用戶:牛布牛

  • 幾種用于FPGA的新型有效混合布線算法

    采用現場可編程門陣列(FPGA)可以快速實現數字電路,但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間,以至于許多設計者甚至通過在給定FPGA上采用更多的資源,或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段,因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用,其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點:基于SAT的布線算法在可擴展性上有很大缺陷;幾何查找布線算法雖然具有廣泛的拆線重布線能力,但當實際問題具有嚴格的布線約束條件時,它在布線方案的收斂方面存在很大困難。基于此,本文致力于探索一種能有效解決以上問題的新型算法,具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上,確定了一種FPGA布線結構模型,即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象,該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行,選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準,并在布線前采用VPR399對每個電路都生成30個布局,從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法,即一種基本迷宮布線算法Lee,一種基于協商的性能驅動的布線算法PathFinder,一種快速的時延驅動的布線算法VPR430和一種協商A

    標簽: FPGA 布線算法

    上傳時間: 2013-05-18

    上傳用戶:ukuk

  • FPGA布局算法研究和軟件實現

    FPGA布局算法和軟件位于工藝映射和布線之間,是一個承上啟下的階段,對最終的布通率和時序都有著重要的影響。 本論文的工作之一便是研究旨在提高布通率的布局算法。在研究了國內外裝箱和布局算法的基礎上,本文提出了一種新的結合了裝箱的布局算法框架,并稱之為"低溫交替改善的"布局算法。其基本思想是,在模擬退火的低溫階段交替的優化裝箱和布局。本文給了基于學術界標準布局布線軟件VPR的一個軟件實現,并且提出了低溫的判定條件以及一種新的選擇待交換邏輯單元的方法。采用三種不同的裝箱算法作為布局輸入,基于VPR的低溫交替改善的布局算法實現,在布通率上,比VPR分別提高了21.3%、15.5%、10.7%。而帶來的平均額外時間開銷不到20%。 FPGA布局軟件實現對整個FPGA CAD流程的運行效率,算法的可擴展性也有著不可忽視的影響。現代FPGA有著多樣而復雜的邏輯和布線資源。而學術界的布局軟件'VPR所面向的FPGA卻只能處理十分簡單的FPGA結構,對于宏、總線、多時鐘等實際應用中很重要的部分都沒有考慮。本文提出了"邏輯單元層"的概念,用具有特定幾何結構的邏輯單元層來統一處理多種類型的邏輯資源。針對相對位置約束在現代FPGA布局軟件中的重要地位,我們提出了一種處理相對位置約束的方法。這些討論均已經在面向Xilinx SpartanⅡ芯片布局的原型系統中得到了實現,初步證實了這些方法的可擴展性和實用性。

    標簽: FPGA 布局 算法研究 軟件實現

    上傳時間: 2013-06-21

    上傳用戶:ezgame

  • FPGA布線算法的研究

    現場可編程門陣列(FPGA)是一種可實現多層次邏輯器件。基于SRAM的FPGA結構由邏輯單元陣列來實現所需要的邏輯函數。FPGA中,互連線資源是預先定制的,這些資源是由各種長度的可分割金屬線,緩沖器和.MOS管實現的,所以相對于ASIC中互連線所占用的面積更大。為了節省芯片面積,一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級,可分割金屬線段的電阻相對于MOS管來說是可以忽略的,然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能,用HSPICE仿真模型雖可以獲得非常精確的結果,但是基于此模型需要花費太多的時間。這在基于時序驅動的工藝映射和布局布線以及靜態時序分析中都是不可行的。于是,非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連,而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管,Muhammad[15]采用導通電阻來代替MOS管,然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50%時的時延,而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延,然而他們都是用來計算RC互連時延。傳輸管是非線性器件,所以沒有一個固定的電阻,這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算,對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50%時延的等效電阻模型,然后在斜坡輸入的時候,給出斜坡輸入時的時延模型,并且給出等效電容的計算方法。結果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中,單個傳輸管能夠被用來作為互連線和互連線之間的連接,或者互連線和管腳之間的連接,如VPR把互連線和管腳作為布線資源,管腳只能單獨作為輸入或者輸出管腳,以致于它們不是一個線網的起點就是線網的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現象本身對性能提高不多)。本論文通過對dogleg現象進行了探索,并驗證了在使用SUBSET開關盒的情況下,dogleg能提高FPGA的布通率。

    標簽: FPGA 布線 法的研究

    上傳時間: 2013-07-24

    上傳用戶:yezhihao

  • FPGA布線研究與實現

    現場可編程門陣列(FPGA)能夠減少電子系統的開發風險和開發成本,縮短上市時間,降低維護升級成本,故廣泛地應用在電子系統中。最新的FPGA都采用了層次化的布線資源結構,與以前的結構發生了很大的變化。由于FPGA布線資源的固定性和有限性,因此需要開發適用于這種層次化的FPGA結構并提高布線資源有效利用率的布線算法。同時由于晶體管尺寸的不斷減小,有必要在FPGA布線算法中考慮功耗和時序問題。 本論文所作的研究工作主要包括:提出一種基于Tile的FPGA結構描述方法,對FPGA功耗模型和時序模型進行了研究,實現了考慮FPGA功耗、布線資源利用率的布線算法。 在FPGA結構描述方面,本文在分析現代商用FPGA層次化結構及學術上對FPGA描述方法的基礎上,提出一種基于Tile的FPGA結構描述。由于基本Tile的重復性,采用該方法可以簡化FPGA結構的描述,同時由于該方法是以硬件結構為根據,為FPGA軟硬件提供了簡單而靈活的接口,該方法在原型系統中測試證明是正確的。 在FPGA功耗模型方面,本文研究了ASIC中關于電路功耗計算的基本方法,并將其應用到FPGA功耗分析中。在模型中的采用了混合的功耗模型,包括動態功耗模型和靜態功耗模型。動態功耗的計算采用基于節點狀態轉換率的開關級動態功耗計算和邏輯塊宏模型,靜態功耗則采用基于公式計算的晶體管漏電功耗模型和邏輯塊基于仿真的LUT/MUX表達式計算模型。這些功耗模型將運用到我們后面的功耗計算和基于功耗驅動的布線算法中。 在FPGA布線算法研究和實現方面,本文在介紹基本的搜索算法之后,介紹了將FPGA硬件結構轉變為FPGA布線程序可識別的布線資源圖的方法,并將基本的搜索算法運用的FPGA布線資源圖上,實現FPGA的基于布通率的布線算法。在此基礎上,借鑒了FPGA時序分析方法,將時序分析作為布線算法的一子模塊,對基于時序的布線算法進行了研究;同時采用了FPGA功耗模型,在布線算法實現中考慮了動態功耗的問題。最后在布線算法中實現兩種啟發式策略以提高可布線資源有效利用率。

    標簽: FPGA 布線

    上傳時間: 2013-04-24

    上傳用戶:long14578

  • FPGA結構和布局布線算法研究

    論文設計了一種FPGA結構描述方法,解決了FPGA建模問題。FPGA結構描述方法包含邏輯單元信息,互連線信息等10部分。當采用不同的FPGA芯片進行布局布線時,只需要使用結構描述方法重新定義這種FPGA芯片的結構,不需要改變布局布線工具。 為了配合FPGA編程下載,論文改進了劃分網表算法,能夠生成LUT配置信息文件。改進了布局布線算法,能夠支持更多的商用FPGA結構特征,開發的布局布線工具在可布通性上和VPR接近,布局階段能夠減少21%的邏輯單元交換次數,它在布局布線之后生成內部連接信息,布局信息和布線信息。這些信息提供給布局布線的下一階段編程下載必要的支持,可以生成位流文件下載到FPGA中。

    標簽: FPGA 布局布線 算法研究

    上傳時間: 2013-07-29

    上傳用戶:氣溫達上千萬的

  • PROTEL99SE圖文教程全套免費下載

    很多網友渴望自己設計電路原理圖(SCH)、電路板(PCB),同時希望從原始SCH到PCB自動布線、再到成品PCB電路板的設計周期可以縮短到1天以內!是不是不可能呢?當然不是,因為現在的EDA軟件已經達到了幾乎無所不能的地步!由于電子很重實踐,可以說,不曾親自設計過PCB電路板的電子工程師,幾乎是不可想象的。      很多電子愛好者都有過學習PROTEL的經歷,本人也是一樣,摸索的學習,耐心的體會,充分的體會什么是成功之母。不希望大家把不必要的時間浪費在學習PROTEL的初期操作上,在這里做這個教程是為了給渴望快速了解和操作PROTEL的初學者們一個走捷徑的機會,教程大家都可以看到,可以省走很多不必要的彎路及快速建立信心,網絡的魅力之一就在于學習的效率很高。由于本人的水平很有限,所以教程做的比較淺,就是教大家:1.畫畫簡單的原理圖(SCH)2.學會創建SCH零件 2.把原理圖轉換成電路板(PCB) 3.對PCB進行自動布線 4.學會創建PCB零件庫 5.學會一些常用的PCB高級技巧。鑒于此,如果您這方面已經是水平很高的專業人士,無需看此教程。 同時也愿這些簡單的圖片教程可以使大家在今后的電子電路設計之路上所向披靡。     關于教程涉及軟件版本:此教程采用的樣板軟件是PROTEL99SE漢化版,99SE是PROTEL家族中目前最穩定的版本,功能強大。采用了*.DDB數據庫格式保存文件,所有同一工程相關的SCH、PCB等文件都可以在同一*.DDB數據庫中并存,非常科學,利于集體開發和文件的有效管理。還有一個優點就是自動布線引擎很強大。在雙面板的前提下,可以在很短的時間內自動布通任何的超復雜線路!   關于軟件的語言:采用的是主菜單漢化版,有少量的深層對話框是英文的,重要的細節部分都在教程中作了中文注釋,希望大家不要對少量的英文抱有恐懼的心理,敢于勝利是學習的一個前提。再就是不要太急于求成,有一顆平常心可以避免欲速則不達的問題。我可以向大家保證,等大家學會了自動布線,就會對設計PCB信心百倍。   5天(每天2小時),你就可以搞定PROTEL99SE的常規操作了。

    標簽: PROTEL 99 SE 圖文教程

    上傳時間: 2013-11-18

    上傳用戶:wpwpwlxwlx

  • 高線性度元件簡化了直接轉換接收器的設計

    凌力爾特公司的 LT®5575 直接轉換解調器實現了超卓線性度和噪聲性能的完美結合。

    標簽: 高線性度 元件 直接轉換 接收器

    上傳時間: 2013-11-10

    上傳用戶:mikesering

  • Altium Designer 6 三維元件庫建模教程

    Altium Designer 6 三維元件庫建模教程 文檔名稱:AD系列軟件三維元件庫建模教程 文檔描述:介紹在 AltiumDesigner集成開發平臺下三維模型建立和使用方法 文檔版本:V1.0 作     者:林加添(lineay) 編寫時間:2009 年1 月 QQ:181346072 第一章:介紹 在傳統的電子整機設計過程中,電路設計部門和結構設計部門(或者由外部設計工作室設計)往往是被分為 兩個完全獨立的部門,因此在新產品開發過程中,都是結構設計好了,然后出內部 PCB 位置圖給 PCB 工程師, 而結構工程師并不了解電路設計過程中一些要點。對 PCB布局一些高度較高元器件位置很多并不符合 PCB 工程 師電路設計的要求。以至 PCB 工程師不得不將就結構工程師所設計的元件布局。最后產品出來時,因為 PCB 布 局不合理等各種因素,問題百出。這不僅影響產品開發速度。也會導致企業兩部門之間發生沖突。 然而目前國內大多的電子企業都是停留于這種狀態,關鍵原因目前電路部門和結構部門沒有一個有效、快捷 的軟件協作接口來幫助兩個部分之間更好協調工作、來有效提高工作效率。而面對競爭日益激烈的市場。時間就 是金錢,產品開發周期加長而導致開發成本加劇,也延誤了產品上市的時間。這不僅降低了企業在市場的競爭力 也加速了企業倒退的步伐。對于企業來說,都希望有一個有效的協調接口來加速整機的開發速度,從而提高產品

    標簽: Designer Altium 元件庫 建模

    上傳時間: 2013-10-22

    上傳用戶:moerwang

主站蜘蛛池模板: 临泽县| 华亭县| 沂源县| 梓潼县| 南投市| 同德县| 望都县| 林芝县| 盱眙县| 邹城市| 徐州市| 司法| 鄂温| 克拉玛依市| 治县。| 报价| 陆川县| 临安市| 巴楚县| 福鼎市| 石家庄市| 麦盖提县| 商都县| 双峰县| 阳江市| 安宁市| 定结县| 镇远县| 古丈县| 呼和浩特市| 双桥区| 寻乌县| 宁安市| 伊春市| 岳普湖县| 安岳县| 勃利县| 钟山县| 辰溪县| 溧水县| 崇礼县|