STM8S 的 VCAP 電容是一個很特別的電容。它是 STM8S 的內(nèi)核的工作電壓。需要在外部加一個外部的電容，以保證內(nèi)核工作電壓的穩(wěn)定。一般推薦 1uF 的瓷片電容。。而且1uF 的瓷片電容在進行 PCB 布線時，必須要盡可能地靠近 VCAP 引腳，一直靠近到不能再靠近為止。這一點非常非常重要，切記！切記！（STM8L 系列上沒有此電容） STM8 EMC布板注意事項
上傳時間： 2022-07-01
上傳用戶：
接地電阻值是反映變電站地網(wǎng)電氣性能的主要參數(shù)之一,其合格與否將直接影響變電站和電網(wǎng)的安全運行.該文的主要工作是用矩量法對變電站電網(wǎng)的接地電阻進行數(shù)值計算和編制相應(yīng)的應(yīng)用軟件.該文在Win95環(huán)境下利用32位的VB和C++語言編寫了接地電阻數(shù)值計算的軟件系統(tǒng).該軟件系統(tǒng)不僅可以計算均勻和分層均勻土壤中地網(wǎng)的接地電阻,還可以計算接觸電壓、跨步電壓、地表電位分布、單元流散電流分布等.此外,該軟件還具有顯示和打印地表電位分布曲線及單元流散電流分布曲線的功能.該文的另外一部分工作是對變電站地網(wǎng)接地電阻的測量技術(shù)進行了初步研究.在分析電流電壓法測量原理的基礎(chǔ)上,探討了布極誤差和干擾誤差的產(chǎn)生機理,并提出了消除這兩種誤差的具體方法,在理論上解決了土壤結(jié)構(gòu)模型、測試極位置、地網(wǎng)尺寸和工頻干擾等因素帶來的測量誤差,從而大大提高接地電阻的測量精度.
標(biāo)簽： 接地電阻 數(shù)值計算 測試技術(shù)
上傳時間： 2013-06-03
上傳用戶：lmeeworm
由于低場磁共振自由感應(yīng)（FID-Free Induction Decay）信號十分微弱,信噪比低,所以信號放大電路的設(shè)計、調(diào)試具有一定的困難.該文首先對低場磁共振電路系統(tǒng)的各個功能模塊進行了分析,并估算了低場磁共振的信號幅值,然后重點對天線接口和前置放大兩個電路模塊進行了分析研究.天線接口電路是射頻發(fā)射電路、信號接收電路與磁體天線的接口電路.針對接收信號弱、信噪比低的情況,天線接口電路不但要實現(xiàn)天線的三個狀態(tài)（發(fā)射、泄放、接收）間的切換,而且要對信號進行無源放大.該文在完成了天線接口電路功能分析后,建立了簡化模型,然后對其參數(shù)進行分析計算,得出了滿足最大放大倍數(shù)和期望帶寬時的調(diào)試指導(dǎo)參數(shù),還據(jù)此設(shè)計了校驗信號發(fā)生電路.前置放大電路主要完成磁共振FID信號的有源放大.該文在進行了方案討論后,給出了具體的前置放大電路,并對其工作狀態(tài)進行了靜態(tài)工作點計算和動態(tài)仿真分析,計算了增益系數(shù),分析了帶寬,并作了噪聲分析.該文還參照高頻電路的設(shè)計特點,分析了低場磁共振信號放大電路的噪聲干擾的來源、種類;討論了器件選擇、電路布板等方面的注意事項;給出了減小噪聲干擾的一些具體措施.
上傳時間： 2013-06-01
上傳用戶：hanli8870
在永磁無刷直流電機中，即使電樞繞組不通電，由于水磁體產(chǎn)生的磁場同定子鐵芯的齒槽相互作用而產(chǎn)生轉(zhuǎn)矩，即齒槽定位力矩。定位力矩使電機輸出轉(zhuǎn)矩波動，產(chǎn)生振動和噪聲。影響齒槽轉(zhuǎn)矩的因素很多，如齒槽的數(shù)量、齒槽形狀、斜槽角度、磁鋼的極弧系數(shù)以及輔助凹槽等等，因此，準(zhǔn)確計算定位力矩較為復(fù)雜。本文利用麥克斯韋張量法來分析定位力矩，為電機設(shè)計提供理論參考。文中闡述了齒槽力矩產(chǎn)生機理，綜述了抑制齒槽轉(zhuǎn)矩的方法，探討了抑制齒槽轉(zhuǎn)矩的發(fā)展趨勢。 本文以永磁無刷直流電機為對象，利用Ansoft有限元仿真軟件，通過有限元分析對改變槽口寬度、定子斜槽、改變極弧系數(shù)和定子沖片增加輔助凹槽對定位力矩的影響進行了研究。深入分析了沖片輔助凹槽對抑制永磁無刷直流電機定位力矩的作用，因為沖片面加輔助凹槽的方法，生產(chǎn)中便于加工，對電機性能影響很小。結(jié)果表明，同一沖片上在對稱位置上排布輔助凹槽能取得很好的效果，而以沖片中心線對稱地加兩個輔助凹槽時，輔助凹槽角度不同作用不同。對不同沖片，適合的輔助凹槽角度也是不同的。 最后對這幾種抑制定位力矩的方法進行優(yōu)化組合，找出了一個最優(yōu)的抑制永磁無刷直流電機定位力矩的方案。
上傳時間： 2013-06-18
上傳用戶：zl123！@#
可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號處理器)相比，基于FPGA和CPLD實現(xiàn)的數(shù)字信號處理系統(tǒng)具有更高的實時性和可嵌入性，能夠方便地實現(xiàn)系統(tǒng)的集成與功能擴展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設(shè)計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復(fù)雜度。 為了進一步提高FFT的運算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計了一個并行乘法器。在實現(xiàn)該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數(shù)。同時，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對部分積并行相加。 本文以32點復(fù)數(shù)FFT為例進行設(shè)計與邏輯綜合。通過設(shè)計相應(yīng)的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對設(shè)計結(jié)果提出了進一步的改進方案，在乘法器內(nèi)加入一級流水線寄存器，使FFT的速度能夠提高到當(dāng)前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。
上傳時間： 2013-07-18
上傳用戶：wpt
在永磁直流電機中，即使電樞繞組不通電，由于永磁體產(chǎn)生的磁場同電樞鐵芯的齒槽相互作用而產(chǎn)生轉(zhuǎn)矩，即齒槽定位力矩(CoggingTorque)。定位力矩使電機輸出轉(zhuǎn)矩波動，產(chǎn)生振動及噪聲。文中闡述了產(chǎn)生定位力矩的原理，綜述了包括德昌電機公司的技術(shù)在內(nèi)的抑制定位力矩的方法和研究現(xiàn)狀。抑制定位力矩的方法，主要就是減小電樞旋轉(zhuǎn)過程中氣隙中磁場能量的變化。 文中以少槽永磁直流電機為例，通過有限元分析，以及DOE實驗驗證，對轉(zhuǎn)子沖片增加輔助凹槽、充磁方式和轉(zhuǎn)子沖片不同類型對定位力矩的影響進行了研究，深入分析了沖片輔助凹槽對抑制少槽永磁直流電機定位力矩的作用，結(jié)果表明，同一沖片上在對稱位置上排布輔助凹槽能取得很好的效果，而以沖片中心線對稱地加兩個輔助凹槽時，輔助凹槽角度不同作用不同。對不同沖片，適合的輔助凹槽角度也是不同的。文中找出了一個較成熟的抑制少槽永磁直流電機定位力矩的系統(tǒng)方法，給出了生產(chǎn)中實用的抑制方法，同時通過實驗給出了這些方法對電機性能的影響。 DOE方法能從不同因素中找出對定位力矩起主要作用的變異因素，并且尋找到各變異因素之間的影響作用，給出抑制定位力矩各變量的最佳組合，相比現(xiàn)時生產(chǎn)中的方法，該組合可將定位力矩降低70％。
上傳時間： 2013-07-10
上傳用戶：ljthhhhhh123
本課題所研究的橫機是一種由嵌入式控制器系統(tǒng)控制的自動化程度很高的緯編針織機，主要用于針織服裝的編織制造。我國是紡織大國，橫機需求量大，自主研發(fā)全自動電腦橫機有廣泛的市場前景。 通過對橫機機械系統(tǒng)結(jié)構(gòu)和原理的分析，本文提出了一種橫機控制系統(tǒng)硬件解決方案。該方案主要由主控制器、協(xié)處理器、驅(qū)動電路等三部分組成。以ARM作為主控制器，負(fù)責(zé)編織工藝和人機接口設(shè)計；以FPGA作為協(xié)處理器，執(zhí)行ARM的命令，控制后續(xù)電路動作；驅(qū)動電路主要面向橫機機械部件，并向前端電路提供硬件接口。 基于該硬件系統(tǒng)解決方案，本文繼而提出了一種新型的軟件系統(tǒng)解決方案。該方案基于嵌入式Linux操作系統(tǒng)實現(xiàn)，主要由羅拉系統(tǒng)控制算法、驅(qū)動程序、橫機編織控制程序和圖形用戶界面等四部分組成。羅拉系統(tǒng)采用模糊控制算法，控制卷布速率；驅(qū)動程序?qū)崿F(xiàn)ARM和FPGA的通信；橫機編織控制程序?qū)⒒ㄐ臀募械臄?shù)據(jù)轉(zhuǎn)換為機械部件的動作，實現(xiàn)整個編織過程；圖形用戶界面提供良好的人機界面，方便操作。 最后詳細(xì)介紹了整個橫機控制器系統(tǒng)的調(diào)試流程，涉及硬件調(diào)試、軟件調(diào)試和軟硬件聯(lián)合調(diào)試等。 與傳統(tǒng)電腦橫機相比，基于此設(shè)計方案的橫機技術(shù)含量較高，成本低，可移植性強，并可實現(xiàn)聯(lián)網(wǎng)控制。
標(biāo)簽： Linux ARM 橫機 控制系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：ikemada
光纖布拉格光柵(Fiber Bragg Grating)傳感器是近幾年光纖傳感技術(shù)領(lǐng)域的研究熱點，光纖光柵傳感器可以工作在強電磁場、高溫有腐蝕性的以及有爆炸危險性的惡劣環(huán)境中，且易于將多個光纖光柵串聯(lián)在一起構(gòu)成光纖光柵陣列，實現(xiàn)分布式傳感，這是其他傳感元件所不及的。 本文設(shè)計了光纖光柵傳感網(wǎng)絡(luò)可調(diào)諧法布里-珀羅(Fabry-Perot)腔解調(diào)測試系統(tǒng)。系統(tǒng)主要分光路和電路兩部分，在光路部分，研究了光纖光柵解調(diào)技術(shù)，分析和比較了幾種常見的波長解調(diào)方法，由于F-P腔調(diào)諧范圍寬，可以實現(xiàn)多點測量，因此決定采用可調(diào)諧F．P腔法進行信號解調(diào)。對可調(diào)諧 F-P腔解調(diào)法做了理論分析和研究，并通過Matlab仿真對影響F-P濾波效果的腔長和反射率兩個參數(shù)進行了優(yōu)化設(shè)計。在電路部分，首先設(shè)計整形電路將光電探測器的輸出信號整形成矩形脈沖信號，設(shè)計了計算中心波長的方法，最后搭建了硬件電路來驗證中心波長的計算方法。硬件電路以 Philips公司的 LPC2214 為核心處理器。該硬件電路包括電源電路，復(fù)位電路，串口電路，JTAG 調(diào)試接口，數(shù)碼管顯示等。軟件方面，設(shè)計了相關(guān)的軟件程序和模擬信號源，最后利用模擬信號源作為該解調(diào)測試系統(tǒng)的信號進行實驗驗證，得出實驗數(shù)據(jù)，經(jīng)過分析驗證了該解調(diào)測試系統(tǒng)的可行性。
標(biāo)簽： ARM 光纖光柵 傳感網(wǎng)絡(luò) 解調(diào)器
上傳時間： 2013-05-26
上傳用戶：hooooor
關(guān)于布進機的概述，原理，理論基礎(chǔ)，實例等。
標(biāo)簽： 步進電機 驅(qū)動控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：moshushi0009
FPGA是一種可通過用戶編程來實現(xiàn)各種數(shù)字電路的集成電路器件。用FPGA設(shè)計數(shù)字系統(tǒng)有設(shè)計靈活、低成本，低風(fēng)險、面市時間短等好處。本課題在結(jié)合國際上FPGA器件方面的各種研究成果基礎(chǔ)上，對FPGA器件結(jié)構(gòu)進行了深入的探討，重點對FPGA的互連結(jié)構(gòu)進行了分析與優(yōu)化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結(jié)構(gòu)造成的，F(xiàn)PGA一般用大量的可編程傳輸管開關(guān)和通用互連線段實現(xiàn)門器件的連接，而全定制電路中僅用簡單的金屬線實現(xiàn)，傳輸管開關(guān)帶來很大的電阻和電容參數(shù)，因而速度要慢于后者。這也說明，通過優(yōu)化可編程連接方式和布線結(jié)構(gòu)，可大大改善電路的性能。本文研究了基于SRAM編程技術(shù)的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構(gòu)架后，首先對開關(guān)矩陣進行了研究，結(jié)合Wilton開關(guān)矩陣和Disioint開關(guān)矩陣的特點，得到一個連接更加靈活的開關(guān)矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規(guī)模邏輯器件的通用互連資源結(jié)構(gòu)，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規(guī)模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產(chǎn)品的LUT加觸發(fā)器結(jié)構(gòu)，使邏輯塊簇內(nèi)部基本邏輯單元的聯(lián)系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數(shù)目的確定和分布式SRAM結(jié)構(gòu)中編程電路結(jié)構(gòu)的設(shè)計，并簡單介紹了SRAM單元的晶體管級設(shè)計原理。最后，在對FPGA構(gòu)架研究基礎(chǔ)上，完成了一款FPGA電路的設(shè)計并設(shè)計了相應(yīng)的電路測試方案，該課題結(jié)合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結(jié)果顯示其完全達到了預(yù)期的性能。
上傳時間： 2013-04-24
上傳用戶：6546544
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
