亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 學術論文 > 基于FPGA/CPLD實現(xiàn)的FFT算法與仿真分析

基于FPGA/CPLD實現(xiàn)的FFT算法與仿真分析

  • 資源大小:1939 K
  • 上傳時間: 2013-07-18
  • 上傳用戶:newyearday
  • 資源積分:2 下載積分
  • 標      簽: FPGA CPLD FFT 算法

資 源 簡 介

可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數(shù)字信號處理領域,與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號處理器)相比,基于FPGA和CPLD實現(xiàn)的數(shù)字信號處理系統(tǒng)具有更高的實時性和可嵌入性,能夠方便地實現(xiàn)系統(tǒng)的集成與功能擴展。 FFT的硬件結構主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結構,提高了FFT的運算速度。同時,流水線寄存器能夠寄存蝶形運算中的公共項,這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器,降低了硬件電路的復雜度。 為了進一步提高FFT的運算速度,本文在深入研究各種乘法器算法的基礎上,為蝶形處理器設計了一個并行乘法器。在實現(xiàn)該乘法器時,本文采用改進的布斯算法,用以減少部分積的個數(shù)。同時,使用華萊士樹結構和4-2壓縮器對部分積并行相加。 本文以32點復數(shù)FFT為例進行設計與邏輯綜合。通過設計相應的存儲單元,地址生成單元和控制單元完成FFT電路。電路的仿真結果與軟件計算結果相符,證明了本文所提出的算法的正確性。 另外,本文還對設計結果提出了進一步的改進方案,在乘法器內(nèi)加入一級流水線寄存器,使FFT的速度能夠提高到當前速度的兩倍,這在實時性要求較高的場合具有極高的實用價值。

相 關 資 源

主站蜘蛛池模板: 鹤山市| 顺义区| 香港 | 临漳县| 五家渠市| 简阳市| 辉南县| 得荣县| 华蓥市| 神木县| 额尔古纳市| 托里县| 永清县| 铜梁县| 鹰潭市| 娄底市| 西林县| 新民市| 冕宁县| 安陆市| 嫩江县| 丰顺县| 金溪县| 广宁县| 榆林市| 招远市| 灌阳县| 焉耆| 丰县| 专栏| 鄂温| 万载县| 石台县| 宁晋县| 雅江县| 新巴尔虎左旗| 光泽县| 中西区| 香港| 安徽省| 博湖县|