在圖像處理、數(shù)據(jù)傳輸、雷達接收等現(xiàn)代信號處理領(lǐng)域，對信號處理的穩(wěn)定性、實時性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號處理領(lǐng)域?qū)V波器的高性能要求，成為應(yīng)用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實時性和靈活性，為FIR數(shù)字濾波器的實現(xiàn)提供了強大的硬件支持。 現(xiàn)今FIR數(shù)字濾波器的FPGA實現(xiàn)方法中最常用的是基于DA的實現(xiàn)方法和基于CSD編碼的實現(xiàn)方法，本文對這兩種實現(xiàn)方法進行了深入的探討，并進行了一定的改進。本論文所做的主要工作和創(chuàng)新如下： 1、對FIR數(shù)字濾波器的硬件實現(xiàn)方法進行了理論研究，其中著重對并行FIR數(shù)字濾波器的實現(xiàn)方法進行了深入探討并提出了一個改進的實現(xiàn)方法：基于CSD-DA的改進實現(xiàn)方法。這個實現(xiàn)方法在一定情況下比單純的基于CSD編碼的實現(xiàn)方法和基于DA的實現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學(xué)推導(dǎo)提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實現(xiàn)方法、基于DA的實現(xiàn)方法以及基于CSD-DA的改進實現(xiàn)方法中較精確的選擇出最佳實現(xiàn)方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實現(xiàn)了一個可以濾除音頻信號中高頻噪聲的音頻FIR數(shù)字低通濾波器。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時間： 2013-06-07
上傳用戶：zhangyi99104144
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現(xiàn)與現(xiàn)有和未來多種電臺的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術(shù)設(shè)計與實現(xiàn)。 首先介紹了軟件無線電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無線電的基本理論，主要介紹了設(shè)計中所用到的帶通采樣技術(shù)、信號的抽取技術(shù)與多相濾波技術(shù)。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機射頻前端的設(shè)計指標(biāo)，給出了改進的實信號濾波器組低通型實現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實信號多相濾波器組信道化中頻接收機的數(shù)學(xué)模型。 最后基于EP1S80開發(fā)平臺實現(xiàn)了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復(fù)乘運算的設(shè)計方案。仿真結(jié)果表明，該接收機能夠?qū)崿F(xiàn)對中頻信號的正確接收，驗證了系統(tǒng)設(shè)計的可行性。
標(biāo)簽： FPGA 信道 中頻
上傳時間： 2013-05-24
上傳用戶：wyaqy
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真，并對實現(xiàn)的各模塊的可行性仿真驗證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進行了研究和性能分析。
標(biāo)簽： FPGA QAM 16
上傳時間： 2013-07-10
上傳用戶：kennyplds
數(shù)字濾波作為數(shù)字信號處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號分離、恢復(fù)、整形等多種場合中，本文討論的FIR濾波器因其具有嚴(yán)格的線性相位特性而得到廣泛的應(yīng)用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實際的數(shù)字濾波器的設(shè)計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設(shè)計； (4)設(shè)計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統(tǒng)的測試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準(zhǔn)確性、靈活性和實用性。
標(biāo)簽： FPGA 沖激響應(yīng) 數(shù)字濾波器
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
比例-積分-微分（PID）是過程控制中最常用的一種控制算法。算法簡單而且容易理解，應(yīng)用十分廣泛。但由于應(yīng)用領(lǐng)域的不同，功能上差別很大，系統(tǒng)的控制要求及關(guān)心的控制對象也不相同。數(shù)字PID控制比連續(xù)PID控制更為優(yōu)越，因為計算機程序的靈活性，很容易克服連續(xù)PID控制中存在的問題，經(jīng)修正而得到更完善的數(shù)字PID算法。本文以三相全控整流橋阻性負載為實際電路，控制主電路電壓，旨在提出一種智能數(shù)字PID控制系統(tǒng)的設(shè)計思路，并給出了詳細的硬件設(shè)計及初步軟件設(shè)計思路。 PID控制系統(tǒng)采用高性能、低功耗的ARM微處理器S3C44BO作為核心處理單元，內(nèi)部的10位ADC作為信號采集模塊，采用了矩陣鍵盤和640*480的液晶作為人機接口；串口作為通信模塊實現(xiàn)了上位機的監(jiān)控。采用芯片內(nèi)部自帶的PWM模塊，輸出16M Hz PWM信號并經(jīng)過一階低通濾波器得到0～5V的控制信號用于觸發(fā)主電路控制器，實現(xiàn)PID整定。 軟件方面，分析和研究了uC/OSⅡ的內(nèi)核源碼，實現(xiàn)了其在32位微處理器上的移植，作為管理各個子程序執(zhí)行的系統(tǒng)軟件。選用了圖形處理軟件uC/GUI用于完成LCD顯示及控制。PID算法采用了增量式數(shù)字PID算法，采用規(guī)一化算法進行參數(shù)選取。上位機部分采用了C＃語言進行編寫。另外，采用了RTC（Real Time Clock）作為系統(tǒng)時鐘，可以實現(xiàn)系統(tǒng)的定時運行、定時模式切換等。在上位機上也可以方便的控制程序的執(zhí)行，實現(xiàn)遠程監(jiān)控。 在論文的最后詳細的介紹了智能PID控制系統(tǒng)在三相全控橋主電路中的具體應(yīng)用。總結(jié)了調(diào)試中遇到的問題，對今后工作中需要進一步改善和探索的地方進行了展望。
標(biāo)簽： ARM PID 控制系統(tǒng)
上傳時間： 2013-08-01
上傳用戶：lvzhr
上傳時間： 2013-07-19
上傳用戶：sjyy1001
移動通信是目前通信技術(shù)中發(fā)展最快的領(lǐng)域之一，CDMA技術(shù)憑借其良好的抗噪性、保密性和低功率等優(yōu)勢成為第三代移動通信的關(guān)鍵技術(shù)。目前大規(guī)模可編程邏輯器件FPGA為CDMA移動通信系統(tǒng)的設(shè)計提供了新的技術(shù)手段。 本文在深入分析CDMA通信系統(tǒng)的原理和特點的基礎(chǔ)上，提出了CDMA基站基帶系統(tǒng)的總體設(shè)計方案，論述了CDMA基站基帶系統(tǒng)前向鏈路和反向鏈路中各個信號處理模塊的工作原理，對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發(fā)生器、基帶成形濾波器、QPSK調(diào)制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統(tǒng)的各個模塊進行了基于FPGA的建模和設(shè)計，取得了一些有價值的階段性成果。這些對CDMA移動通信系統(tǒng)進行深入探索、研究和設(shè)計，具有一定的學(xué)術(shù)意義和應(yīng)用價值。
標(biāo)簽： FPGA CDMA 基站 基帶系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：daguda
本文設(shè)計和實現(xiàn)了基于FPGA的數(shù)字下變頻器DDC，用于寬帶數(shù)字中頻軟件無線電接收機中。采用自上向下的模塊化設(shè)計方法，將DDC的功能劃分為基本單元，實現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設(shè)計需求。 首先闡述了軟件無線電中關(guān)鍵的數(shù)字信號處理技術(shù)，包括中頻處理中的下變頻技術(shù)、抽取技術(shù)以及帶通采樣技術(shù)。利用MATLAB的Simulink完成了對系統(tǒng)的設(shè)計與仿真，驗證了設(shè)計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關(guān)鍵模塊的設(shè)計，編譯后進行了時序仿真，最后在PCB板上實現(xiàn)了實際電路并應(yīng)用于工程項目中。
標(biāo)簽： FPGA 數(shù)字下變頻
上傳時間： 2013-08-05
上傳用戶：lishuoshi1996
本文對OFDM基帶調(diào)制解調(diào)系統(tǒng)的：FPGA設(shè)計進行了研究和論述，重點實現(xiàn)其中的RS碼編、譯碼模塊和基帶成形濾波器模塊。本文首先介紹了OFDM調(diào)制的原理和OFDM基帶調(diào)制解調(diào)系統(tǒng)的總體設(shè)計，以及FPGA設(shè)計的基本原則。接著介紹了RS碼的編碼原理和時域迭代譯碼算法，在此基礎(chǔ)上設(shè)計實現(xiàn)RS碼編碼器和譯碼器。然后介紹了成形濾波的原理和多種實現(xiàn)成形濾波器的結(jié)構(gòu)，采用多相結(jié)構(gòu)設(shè)計實現(xiàn)了平方根升余弦滾降濾波器。
標(biāo)簽： FPGA OFDM 基帶 調(diào)制系統(tǒng)
上傳時間： 2013-06-11
上傳用戶：TF2015
隨著科技的發(fā)展，電子電路的設(shè)計正逐漸擺脫傳統(tǒng)的設(shè)計模式。可編程邏輯器件及硬件描述語言的出現(xiàn)與發(fā)展從根本上改變了數(shù)字系統(tǒng)設(shè)計與實現(xiàn)的技術(shù)與方法，越來越多的數(shù)字信號處理系統(tǒng)采用可編程邏輯器件來實現(xiàn)。 數(shù)字濾波技術(shù)作為數(shù)字信號處理的基本分支之一，在各種數(shù)字信號處理中起著重要作用，被廣泛應(yīng)用于很多領(lǐng)域。其中有限長沖激響應(yīng)（FIR）濾波器，只有零點、系統(tǒng)穩(wěn)定、運算速度快、具有線性相位的特性，設(shè)計靈活，在工程實際中獲得廣泛應(yīng)用。 本文以數(shù)字濾波器的基本理論為依據(jù)，通過對現(xiàn)場可編程門陣列（FPGA）內(nèi)部結(jié)構(gòu)的研究，結(jié)合軟件工程學(xué)中結(jié)構(gòu)化設(shè)計思想和硬件描述語言的特點，以9階FIR低通數(shù)字濾波器為例，采用Altera公司的EPIK30TC144-3器件完成了FIR數(shù)字濾波器的軟硬件設(shè)計。我們在設(shè)計中采用了層次化、模塊化的設(shè)計思想，將整個濾波器劃分為多個功能模塊，利用VHDL語言進行了各個功能模塊的設(shè)計。 為了使設(shè)計的過程和結(jié)果更為直觀，文中詳細介紹了核心及外圍硬件電路的設(shè)計過程，最終達到了基于FPGA硬件實現(xiàn)參數(shù)化FIR數(shù)字濾波器的目的。實驗測試表明，本論文所設(shè)計的基于FPGA的9階FIR低通數(shù)字濾波器基本達到了設(shè)計指標(biāo)。依照此方法，只要修改參數(shù)，升級相關(guān)硬件，便可以更改濾波器性能，實現(xiàn)高通、帶通FIR數(shù)字濾波器，說明本設(shè)計具有普遍指導(dǎo)意義。
標(biāo)簽： FPGA 數(shù)字濾波
上傳用戶：1101055045
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
