常用的實(shí)時(shí)數(shù)字信號(hào)處理的器件有可編程的數(shù)字信號(hào)處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)等。在工程實(shí)踐中,往往要求對(duì)信號(hào)處理要有高速性、實(shí)時(shí)性和靈活性,而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這幾方面的要求。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,使用FPGA來實(shí)現(xiàn)數(shù)字信號(hào)處理,既具有實(shí)時(shí)性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實(shí)現(xiàn)高速數(shù)字信號(hào)處理,突破了并行處理、流水級(jí)數(shù)的限制,有效地利用了片上資源,加上反復(fù)的可編程能力,越來越受到國(guó)內(nèi)外從事數(shù)字信號(hào)處理的研究者所青睞。 FIR數(shù)字濾波器以其良好的線性特性被廣泛使用,屬于數(shù)字信號(hào)處理的基本模塊之一。本論文對(duì)基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究,所做的主要工作如下: 1.介紹了FIR數(shù)字濾波器的基本理論和FPGA的基本概況,以及FPGA設(shè)計(jì)流程、設(shè)計(jì)指導(dǎo)原則和常用的設(shè)計(jì)指導(dǎo)思想與技巧。 2.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法為濾波器的硬件實(shí)現(xiàn)算法,并對(duì)其進(jìn)行了詳細(xì)的討論。針對(duì)分布式算法中查找表規(guī)模過大的缺點(diǎn),采用優(yōu)化分布式算法的多塊查找表方式使得硬件規(guī)模極大的減小。 3.設(shè)計(jì)出一個(gè)192階的FIR濾波器實(shí)例。其系統(tǒng)要求為:定點(diǎn)16位輸入、定點(diǎn)12位系數(shù)、定點(diǎn)16位輸出,采樣率為75MHz。設(shè)計(jì)用Quartus II軟件進(jìn)行仿真,并將其仿真結(jié)果與Matlab仿真結(jié)果進(jìn)行對(duì)比分析。 仿真結(jié)果表明,本論文設(shè)計(jì)的濾波器硬件規(guī)模較小,采樣率達(dá)到了75MHz。同時(shí)只要將查找表進(jìn)行相應(yīng)的改動(dòng),就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設(shè)計(jì)的靈活性。
標(biāo)簽:
FPGA
FIR
數(shù)字濾波器
上傳時(shí)間:
2013-06-06
上傳用戶:June