一種高電源抑制比的CMOS帶隙基準電壓源設計
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上,通過采用共源共柵電流鏡結構和引入負反饋環路的方法,大大提高了整體電路的電源抑制比。 Spectre仿真分析結果表明:在-40~100 ℃的溫度范圍內,輸出電壓擺動僅為1.7 mV,在...
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上,通過采用共源共柵電流鏡結構和引入負反饋環路的方法,大大提高了整體電路的電源抑制比。 Spectre仿真分析結果表明:在-40~100 ℃的溫度范圍內,輸出電壓擺動僅為1.7 mV,在...
介紹一種高電源抑制比帶隙基準電路的設計與驗證...
在傳統正溫度系數電流基礎上,增加兩種不同材料的電阻以實現帶隙基準的二階溫度補償,采用具有反饋偏置的折疊共源共柵運算放大器,使得所設計的帶隙基準電路,具有較高的精度和溫度穩定性。 ...
摘要:采用共源共柵運算放大器作為驅動,設計了一種高電源抑制比和低溫度系數的帶隙基準電壓源電路,并在TSMC0.18Um CMOS工藝下,采用HSPICE進行了仿真.仿真結果表明:在-25耀115益溫度范圍內電路的溫漂系數為9.69伊10-6/益,電源抑制比達到-100dB,電源電壓在2.5耀4.5V...
電壓帶隙基準一個在模擬電路中很重的一部分,本文論述了帶隙基準的一個高階補償方法...