一種高電源抑制比帶隙基準電壓源的設計
摘要:采用共源共柵運算放大器作為驅動,設計了一種高電源抑制比和低溫度系數的帶隙基準電壓源電路,并在TSMC0.18Um CMOS工藝下,采用HSPICE進行了仿真.仿真結果表明:在-25耀115益溫度范圍內電路的溫漂系數為9.69伊10-6/益,電源抑制比達到-100dB,電源電壓在2.5耀4.5V...
摘要:采用共源共柵運算放大器作為驅動,設計了一種高電源抑制比和低溫度系數的帶隙基準電壓源電路,并在TSMC0.18Um CMOS工藝下,采用HSPICE進行了仿真.仿真結果表明:在-25耀115益溫度范圍內電路的溫漂系數為9.69伊10-6/益,電源抑制比達到-100dB,電源電壓在2.5耀4.5V...
一種基于LDO穩壓器的帶隙基準電壓源設計...
高精度曲率校正帶隙基準電壓源的設計68頁...
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上,通過采用共源共柵電流鏡結構和引入負反饋環路的方法,大大提高了整體電路的電源抑制比。 Spectre仿真分析結果表明:在-40~100 ℃的溫度范圍內,輸出電壓擺動僅為1.7 mV,在...
根據汽車發動機控制芯片的工作環境,針對常見的溫度失效問題,提出了一種應用在發動機控制芯片中的帶隙基準電壓源電路。該電路采用0.18 μm CMOS工藝,采用電流型帶隙基準電壓源結構,具有適應低電源電壓、電源抑制比高的特點。同時還提出一種使用不同溫度系數的電阻進行高階補償的方法,實現了較寬溫度范...