摘要:貼片機(jī)貼裝時(shí)間是影響表面組裝生產(chǎn)線效率的重要因素，文中提出了一種改進(jìn)式分階段啟發(fā)式算法解決具有分飛行換嘴結(jié)構(gòu)的多貼裝頭動(dòng)臂式貼片機(jī)貼裝時(shí)間優(yōu)化問題;首先，根據(jù)飛行換嘴的特點(diǎn)，提出了適用于飛行換嘴的喂料器組分配方案;其次，依據(jù)這一分配結(jié)果，通過改進(jìn)式啟發(fā)式算法實(shí)現(xiàn)了喂料器組在喂料器機(jī)構(gòu)上的分配;最后，結(jié)合近鄰搜索法解決了元器件的貼裝順序優(yōu)化問題;仿真結(jié)果證明，文中采用的改進(jìn)分階段啟發(fā)式算法比傳統(tǒng)分階段啟發(fā)式算法具有更好的貼裝時(shí)間優(yōu)化效果。關(guān)鍵詞:分階段啟發(fā)式算法;貼片機(jī);飛行換嘴
標(biāo)簽： 貼片機(jī) 分 優(yōu)化算法 啟發(fā)式
上傳時(shí)間： 2013-10-22
上傳用戶：大灰狼123456
XP-142E是實(shí)現(xiàn)調(diào)整貼裝以及緊湊式機(jī)器空間的全影像方式的貼片機(jī),是可以對應(yīng)用小型芯片元件~中型元件為止的調(diào)整貼片機(jī).
標(biāo)簽： 142 XP 高速貼片機(jī) 規(guī)格
上傳時(shí)間： 2013-11-05
上傳用戶：wangdean1101
感謝大家對華強(qiáng)PCB送電子懷表活動(dòng)的支持。為方便大家DIY懷表，熟悉電路及源程序現(xiàn)在為大家提供-懷表原理圖,PCB圖及源程序，歡迎大家下載
上傳時(shí)間： 2013-11-15
上傳用戶：13736136189
4種感應(yīng)式測電筆的電路工作原理、電路圖及有關(guān)說明。
標(biāo)簽： 感應(yīng)式測電筆
上傳時(shí)間： 2013-10-19
上傳用戶：liansi
4種感應(yīng)式測電筆的電路工作原理、電路圖及有關(guān)說明。
標(biāo)簽： 感應(yīng)式測電筆
上傳時(shí)間： 2013-10-11
上傳用戶：Garfield
PCI Express 協(xié)議由于其高速串行、系統(tǒng)拓?fù)浜唵蔚忍攸c(diǎn)被廣泛用于各種領(lǐng)域。Altera公司的Arria II GX FPGA內(nèi)集成了支持鏈?zhǔn)紻MA傳輸功能的PCI Express硬核，適應(yīng)了PCI Express總線高速度的要求。文中利用Jungo公司的WinDriver軟件實(shí)現(xiàn)了鏈?zhǔn)紻MA的上層應(yīng)用設(shè)計(jì)。首先給出了鏈?zhǔn)紻MA實(shí)現(xiàn)的基本過程，接著分析了鏈?zhǔn)紻MA數(shù)據(jù)傳輸需要處理的幾個(gè)問題，給出了相應(yīng)的解決辦法和策略。采用這些方法，保證了DAM數(shù)據(jù)傳輸?shù)恼_性，簡化了底層FPGA應(yīng)用邏輯的設(shè)計(jì)。
標(biāo)簽： WinDriver DMA 上傳時(shí)間： 2014-12-22
上傳用戶：squershop
數(shù)顯式測量電路pcb簡圖
上傳時(shí)間： 2013-11-03
上傳用戶：13160677563
WP369可擴(kuò)展式處理平臺-各種嵌入式系統(tǒng)的理想解決方案 ：Delivering unrivaled levels of system performance,flexibility, scalability, and integration to developers,Xilinx's architecture for a new Extensible Processing Platform is optimized for system power, cost, and size. Based on ARM's dual-core Cortex™-A9 MPCore processors and Xilinx’s 28 nm programmable logic,the Extensible Processing Platform takes a processor-centric approach by defining a comprehensive processor system implemented with standard design methods. This approach provides Software Developers a familiar programming environment within an optimized, full featured,powerful, yet low-cost, low-power processing platform.
標(biāo)簽： 369 WP 擴(kuò)展式 處理平臺
上傳時(shí)間： 2013-10-18
上傳用戶：cursor
賽靈思的新型可擴(kuò)展式處理平臺架構(gòu)可為開發(fā)人員提供無與倫比的系統(tǒng)性能、靈活性、可擴(kuò)展性和集成度，并為降低系統(tǒng)功耗、成本和縮小尺寸進(jìn)行了精心優(yōu)化。 可擴(kuò)展式處理平臺基于 ARM 的雙核 Cortex™-A9MPCore 處理器以及賽靈思的 28nm 可編程邏輯之上，采用以處理器為核心的設(shè)計(jì)方案，并能定義通過標(biāo)準(zhǔn)設(shè)計(jì)方法實(shí)施的綜合處理器系統(tǒng)。這種方案可為軟件開發(fā)人員在功能齊備且強(qiáng)大的優(yōu)化型低成本低功耗處理平臺上提供熟悉的編程環(huán)境。
標(biāo)簽： 369 WP 擴(kuò)展式 處理平臺
上傳時(shí)間： 2013-11-02
上傳用戶：爺?shù)臍赓|(zhì)
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
