該論文首先對脈沖及其參數(shù)進(jìn)行了分析,然后介紹了雷達(dá)脈沖參數(shù)測量的原理,并針對現(xiàn)代復(fù)雜電磁環(huán)境的特點(diǎn),對脈沖參數(shù)測量的方案進(jìn)行了設(shè)計(jì).最后利用Xilinx公司的Spartan-II系列20萬門FPGA芯片實(shí)現(xiàn)了對高密度視頻脈沖流的脈沖到達(dá)時(shí)間(TOA)、脈沖寬度(PW)和脈沖幅度(PA)等參數(shù)的實(shí)時(shí)高精度測量,并對測量誤差進(jìn)行了分析,同時(shí)給出了功能仿真的波形.該測量方法是基于FPGA的硬件實(shí)現(xiàn)方法,其系統(tǒng)結(jié)構(gòu)簡單,測量速度快、精度高,滿足對脈沖參數(shù)測量高精度、實(shí)時(shí)性的要求.
標(biāo)簽： FPGA 脈沖 參數(shù)測量 技術(shù)研究
上傳時(shí)間： 2013-07-05
上傳用戶：14786697487
這篇應(yīng)用指南的目標(biāo)讀者是數(shù)字 系統(tǒng)設(shè)計(jì)師，他們在研發(fā)過程中會(huì)用 到模擬和數(shù)字元器件，包括采用串行 總線的微控制器和DSP系統(tǒng)。本文討 論調(diào)試串行總線設(shè)計(jì)所面臨的挑戰(zhàn)和 新的解決方案，這些串行總線包括控 制器局域網(wǎng) (CAN)、集成電路間總線 (I2C)、串行外設(shè)接口 (SPI) 或通用串行 總線 (USB)。
標(biāo)簽： 混合信號(hào)示波器 串行 總線系統(tǒng) 應(yīng)用指南
上傳時(shí)間： 2013-06-15
上傳用戶：user08x
我把源代碼也放在了里面，大家一起研究，能夠發(fā)送數(shù)據(jù)，接收能夠同時(shí)顯示ASCII碼和16進(jìn)制數(shù)
標(biāo)簽： 串口調(diào)試 軟件 源碼
上傳時(shí)間： 2013-04-24
上傳用戶：visit8888
本板的特色在于為之量身定制了一款多功能調(diào)試軟件，不僅含有串口調(diào)試功能、而且該軟件強(qiáng)大之處支持USB數(shù)據(jù)收發(fā)、網(wǎng)絡(luò)數(shù)據(jù)收發(fā)、51/AVR單片機(jī)波特率計(jì)算、數(shù)碼管字型碼生成、進(jìn)制轉(zhuǎn)換、點(diǎn)陣生成、校驗(yàn)值(奇偶校驗(yàn)/校驗(yàn)和/CRC冗余循環(huán)校驗(yàn))/BMP轉(zhuǎn)16進(jìn)制等功能，還帶有自動(dòng)升級(jí)功能，買家手上的調(diào)試助手永遠(yuǎn)是最新的，享受我們提供的軟件服務(wù)。
標(biāo)簽： 單片機(jī) 多功能 調(diào)試助手
上傳時(shí)間： 2013-07-08
上傳用戶：f1364628965
5月1日凌晨發(fā)布第一測試版 功能介紹: 1.生成中英文數(shù)字混合的字符串的字模數(shù)據(jù). 2.可選擇字體，大小，并且可獨(dú)立調(diào)整文字的長和寬，生成任意形狀的字符。 3.各種旋轉(zhuǎn)，翻轉(zhuǎn)文字功能 4.任意調(diào)整輸出點(diǎn)陣大小，并任意調(diào)整字符在點(diǎn)陣中的位置。 5.字模數(shù)據(jù)輸出可自定義各種格式，系統(tǒng)預(yù)設(shè)了C語言和匯編語言兩種格式，并且可自己 定義出新的數(shù)據(jù)輸出格式；每行輸出數(shù)據(jù)個(gè)數(shù)可調(diào)。 6.支持四種取模方式：逐行（就是橫向逐行取點(diǎn)），逐列（縱向逐列取點(diǎn)），行列（先 橫向取第一行的8個(gè)點(diǎn)作為第一個(gè)字節(jié)，然后縱向取第二行的8個(gè)點(diǎn)作為第二個(gè)字節(jié)……）， 列行（先縱向取第一列的前8個(gè)點(diǎn)作為第一個(gè)字節(jié)，然后橫向取第二列的前8個(gè)點(diǎn)作為第二個(gè) 字節(jié)……） 7.支持陰碼（亮點(diǎn)為1），陽碼（亮點(diǎn)為0）取模 8.支持縱向（第一位為低位）（，倒向第一位為高位）取模 9.輸出數(shù)制可選16進(jìn)制或10進(jìn)制 10.可生成索引文件，用于在生成的大量字庫中可快速檢索到需要的漢字 11.動(dòng)態(tài)液晶面板彷真，可調(diào)節(jié)彷真面板象素點(diǎn)大小和顏色 12.圖形模式下可任意用鼠標(biāo)作畫，左鍵畫圖，右鍵擦圖。 12.旋轉(zhuǎn)，翻轉(zhuǎn)，平移等字符模式下的功能也可用與對BMP圖象的處理 版本為pctolcd1.94 5月1日晚上發(fā)布第二測試版 更新如下: 1.增加鎖定點(diǎn)陣大小功能，例如可鎖定24X24點(diǎn)陣大小，然后調(diào)節(jié)獨(dú)立調(diào)節(jié)字點(diǎn)陣的大小 2.增加熱鍵功能，可用光標(biāo)配合Ctrl,Shift對文字大小和位置修改 3.增加精簡輸出格式選項(xiàng) 4.把文字輸入框換成了文字輸入組合框，這樣就可以保存歷史紀(jì)錄。 5.輸出數(shù)據(jù)會(huì)自動(dòng)清除以前的數(shù)據(jù) 6.可隱藏自定義格式，簡化操作 7.一些小的BUG修正。 版本為pctolcd2.03 5月3日凌晨發(fā)布第三測試版 更新如下: 1.增加了一些小東西，例如演示動(dòng)畫一類的，我懶的一一寫了 2.改掉一些可惡的小BUG，例如點(diǎn)陣輸入框的自動(dòng)完成。 3.增加大量文字處理和導(dǎo)入TXT文本文件功能，并且可以去除文本中的空白和重復(fù)字符， 可以對文本進(jìn)行排序，適合于生成小字庫。我這里測試是3萬多字的TXT文件在2分鐘內(nèi)轉(zhuǎn)成16X16點(diǎn)陣的字庫文件。 版本號(hào)為pctolcd2.53 由于本軟件側(cè)重于對字符的處理，所以在圖象方面功能較弱，請見晾。 5月8日發(fā)布正式版 正式版已經(jīng)開始朝著液晶字庫生成軟件的方向進(jìn)化了,我在后來的更新中把主要精力也放 在這部分,由于我目前還沒有發(fā)現(xiàn)有同類的軟件具備這個(gè)功能,也無法得到任何的參考,只能 自己摸索前進(jìn),所以如果還有不方便的地方請大家多提意見. 具體更新如下: 1.重寫大部分的內(nèi)核代碼以配合漢字庫生成的功能,目前這個(gè)內(nèi)核已經(jīng)進(jìn)行了反復(fù)的測試, 相信穩(wěn)定性和速度較前一版本有了巨大的提高. 2.去掉那個(gè)比較愚蠢的熱鍵區(qū)了,因?yàn)橛锰幉淮? 3.增加漢字庫生成功能,這是最重要的改進(jìn)之處,下文將詳細(xì)介紹. 4.修正許多小BUG,使軟件更加成熟些. 5月12日發(fā)布完美版 這次發(fā)布的PCtoLCD2002完美版與前一版本相比沒有增加太多的功能，因?yàn)槲矣X得現(xiàn)有的這些功能已經(jīng)足夠用于生成各種字模的需要了，所以完美版的主要工作是反復(fù)測試，精心去除各種BUG，以及調(diào)節(jié)一些細(xì)微之處，目的當(dāng)然就是追求完美！不過世上不會(huì)有真正完美的東西，這個(gè)軟件也不例外，而且這個(gè)軟件從頭至尾全部是我一個(gè)人編寫完成，精力有限，難免會(huì)顧此失彼，如果大家發(fā)現(xiàn)了這個(gè)版本中存在的BUG，請及時(shí)告訴我。 更新說明： 1。界面采用新的字體，不會(huì)再有那種難看的黑色粗體字，比以前的要漂亮多了。 2。加入全面的提示幫助，盡量減少普通用戶的各種疑惑。 3。修正生成文件的擴(kuò)展名的一些BUG，不會(huì)總是加上FON的擴(kuò)展名了。 4。修正生成字模數(shù)據(jù)的一些格式BUG，現(xiàn)在生成的C51格式字模數(shù)據(jù)基本上可以直接粘貼到源程序中使用而不需要修改了 5。加入新的字模數(shù)據(jù)格式調(diào)整項(xiàng)，允許用戶更自由的定制自己需要的數(shù)據(jù)格式 6。最重要的更新：全面支持保存當(dāng)前設(shè)置功能，用戶設(shè)置的字模格式，主窗口狀態(tài)和字庫生成窗口選項(xiàng)信息均可保存，下一次打開窗口時(shí)不用重新設(shè)置。 7。修正了新建圖象時(shí)會(huì)自動(dòng)跳到圖形模式的BUG 8。增加輸出緊湊格式數(shù)據(jù)選項(xiàng)，可以生成不包含空白行的字模數(shù)據(jù)。 9。完善了每行數(shù)據(jù)顯示個(gè)數(shù)的功能，可以任意設(shè)置每行顯示的數(shù)據(jù)個(gè)數(shù)，并同時(shí)可以設(shè)置每行索引數(shù)據(jù)顯示個(gè)數(shù)。 10。修正了取模說明的一些錯(cuò)誤，并改動(dòng)了格式。 11?，F(xiàn)在當(dāng)用戶選擇10進(jìn)制輸出時(shí)，會(huì)自動(dòng)去掉生成字模數(shù)據(jù)前的“0x",或后面的“H”，選擇16進(jìn)制時(shí)則會(huì)自動(dòng)加上。 12。對各個(gè)窗體重新設(shè)計(jì)以全面適應(yīng)最大化的需要，如果您覺得當(dāng)前窗口不夠大，可以最大化使用。 13。增加生成英文點(diǎn)陣字庫功能，可自動(dòng)生成ASCII碼從0-127的任意點(diǎn)陣字庫，使用方法同生成國標(biāo)點(diǎn)陣字庫功能。 14。再次優(yōu)化代碼，去掉各種調(diào)試信息，使程序速度再快一些。 15。還有許多細(xì)微的調(diào)整我記不清了…… 需要注意的地方： 在測試的過程中我發(fā)現(xiàn)了一個(gè)問題：在WIN98或WINME下當(dāng)用戶直接生成特大點(diǎn)陣的字模時(shí)（例如320*320，1024*768的漢字字模），此時(shí)由于數(shù)據(jù)量非常龐大，而WIN98/WINME會(huì)有64K的數(shù)據(jù)容量限制，所以在主窗口中是無法得到全部的字模數(shù)據(jù)的，這時(shí)您需要使用字庫生成功能，通過形成一個(gè)數(shù)據(jù)文件才能得到完整的字模數(shù)據(jù)。 我認(rèn)為到現(xiàn)在這個(gè)軟件功能已經(jīng)很完善了，但可能使用上有點(diǎn)不方便，如果你有什么不明白 的地方，可以發(fā)帖子或發(fā)MAIL詢問
上傳時(shí)間： 2013-07-26
上傳用戶：sssnaxie
DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長度N的平方成正比.當(dāng)N較大時(shí),因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時(shí)處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運(yùn)算效率提高1~2個(gè)數(shù)量級(jí).本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)?？删幊踢壿嬈骷?shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個(gè)具有實(shí)用價(jià)值的FFT實(shí)時(shí)硬件處理器.在FFT實(shí)時(shí)硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲(chǔ)操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時(shí),采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問題.本設(shè)計(jì)采用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.
標(biāo)簽： FPGA FFT 數(shù)字處理器 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-20
上傳用戶：小碼農(nóng)lz
在溫差電偶實(shí)驗(yàn)中,要保持冷端溫度恒定,通常是將其冷端置于冰水混和物中。這種方法需要制冰,實(shí)驗(yàn)準(zhǔn)備復(fù)雜,且效果也不很理想。對實(shí)驗(yàn)進(jìn)行改進(jìn),制作一臺(tái)冷端溫度補(bǔ)償器,用其取代冰水混和物。實(shí)踐證明,補(bǔ)償器工作
上傳時(shí)間： 2013-05-27
上傳用戶：hongmo
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。本文研究的是一種基于DDS/FPGA的多波形信號(hào)源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號(hào)的三個(gè)參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點(diǎn)，使其輸出信號(hào)中存在大量雜散信號(hào)。雜散信號(hào)的主要來源是：相位截?cái)鄮淼碾s散信號(hào)；幅度量化帶來的雜散信號(hào)；DAC的非線性特性帶來的雜散信號(hào)。這些雜散信號(hào)嚴(yán)重影響了合成信號(hào)的頻譜純度。因此抑制這些雜散信號(hào)是提高合成信號(hào)譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對DDS輸出信號(hào)譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強(qiáng)的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號(hào)源的開發(fā)。在QuartusⅡ平臺(tái)下運(yùn)用Verilog HDL語言和原理圖設(shè)計(jì)可以很方便地應(yīng)用各種抑制雜散信號(hào)的方法來提高輸出信號(hào)的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點(diǎn)，本文設(shè)計(jì)了一種基于DDS/FPGA的多波形信號(hào)源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號(hào)。使得所設(shè)計(jì)的信號(hào)源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。
標(biāo)簽： DDSFPGA 多波形 信號(hào)源
上傳時(shí)間： 2013-07-27
上傳用戶：sc965382896
隨著頻率合成理論和高速大規(guī)模集成電路的發(fā)展，信號(hào)發(fā)生器作為一類重要的儀器，在通信、檢測、導(dǎo)航等領(lǐng)域有著廣泛的應(yīng)用。特別是在高壓電力系統(tǒng)的檢測領(lǐng)域，常常需要模擬電網(wǎng)諧波的標(biāo)準(zhǔn)信號(hào)源對檢測設(shè)備的性能進(jìn)行校驗(yàn)，例如高壓電力線路的相位檢測，避雷器的性能檢測，用戶電能表的性能校驗(yàn)等。為此，本文圍繞一種新型的參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了研究和設(shè)計(jì)，課題得到了常州市科技攻關(guān)項(xiàng)目的資助。 本文首先論述了頻率合成技術(shù)的發(fā)展，并將直接數(shù)字頻率合成技術(shù)與傳統(tǒng)的頻率合成技術(shù)進(jìn)行了比較。然后深入研究了DDS的工作原理和基本結(jié)構(gòu)，從頻域角度分析了理想?yún)?shù)和實(shí)際參數(shù)兩種情況下DDS的輸出頻譜。在此基礎(chǔ)上，詳細(xì)分析了引起輸出雜散的三個(gè)主要因素，并對DDS的雜散抑制方法進(jìn)行了仿真研究。最后對參數(shù)可調(diào)諧波信號(hào)發(fā)生器進(jìn)行了軟硬件設(shè)計(jì)。 在系統(tǒng)設(shè)計(jì)的過程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開發(fā)工具M(jìn)AX+PLUSⅡ并結(jié)合硬件描述語言VHDL設(shè)計(jì)了一種頻率、相位、幅度、諧波比例可調(diào)的諧波信號(hào)發(fā)生器。詳細(xì)闡述了該信號(hào)發(fā)生器的體系結(jié)構(gòu)，并進(jìn)行了軟硬件的設(shè)計(jì)和具體電路的實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)的性能指標(biāo)均達(dá)到了設(shè)計(jì)要求，且具有使用簡單、集成度高等特點(diǎn)。
標(biāo)簽： 諧波 信號(hào)發(fā)生器
上傳時(shí)間： 2013-05-20
上傳用戶：qulele
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字通信領(lǐng)域。 本論文是利用FPGA完成一個(gè)DDS系統(tǒng)。DDS是把一系列數(shù)字量形式的信號(hào)通過D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加(一般由ROM實(shí)現(xiàn))；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 本文根據(jù)設(shè)計(jì)指標(biāo)，進(jìn)行了DDS系統(tǒng)分析和設(shè)計(jì)，包括DDS系統(tǒng)框圖的設(shè)計(jì)，相位控制字和頻率控字的設(shè)計(jì)，以及軟件和硬件設(shè)計(jì)，重點(diǎn)在于利用FPGA改進(jìn)設(shè)計(jì)，包括控制系統(tǒng)(頻率控制器和初始相位控制器)，尋址系統(tǒng)(相位累加器和數(shù)據(jù)存儲(chǔ)器)，以及轉(zhuǎn)換系統(tǒng)(D/A轉(zhuǎn)換器和濾波器)的設(shè)計(jì)。介紹了利用現(xiàn)場可編程邏輯門陣列(FPGA)實(shí)現(xiàn)數(shù)控振蕩器(DNO，即DDS)的原理、電路結(jié)構(gòu)，重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
上傳時(shí)間： 2013-04-24
上傳用戶：huangzchytems
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="oikag"></strike>