本文首先分析數字圖像壓縮技術的實際應用情況，相關的DVB技術標準和測試標準ETR290，進而提出了一個可適用于實際工作環境的語義分析模型框架；并在FPGA開發環境ISE中按照這個語義分析模型框架構造了一個具體的VHDL模型；同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真；然后設計相應的硬件測試平臺來驗證模塊功能。針對數字圖像技術實際應用環境的特點，本文提出了一種構建在嵌入式硬件平臺上的分析模塊，可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網絡可實現24小時/7天長時間工作。模塊化的設計，使其可以安裝于各種設備或實際應用環境中的各關鍵節點，通過網絡傳輸到統一的服務器；同時該模塊可設置成不同的硬件觸發模式，使之成為故障傳感器。因此，該模塊適用于工程開通、快速故障監測、長時間監控等。通過與市場上專業測試設備性能進行比較，在測試精確性方面不占優勢，但在達到一定數量級的測試精度后，其廉價、簡易和無需維護的特點將呈現巨大的優勢。
上傳時間： 2013-04-24
上傳用戶：源弋弋
嵌入式系統近年持續迅猛發展，已經成為后PC技術時代信息化的中堅力量。由于嵌入式系統具有體積小、性能強、功耗低、可靠性高及面向行業應用的突出特點，目前已經廣泛應用于網絡、消費電子、國防軍事及自動化控制等領域。 ARM(Advaneed RIS Cmachines)公司的32位RISC處理器，以其高速度、低功耗、低成本、功能強和特有的16/32位雙指令集等諸多優異性能，已成為移動通信、手持計算、多媒體數字消費等嵌入式解決方案中的首選處理器。在眾多的ARM處理器中，Samsung公司的S3C44B0X處理器以其低價格、低功耗及強大的網絡支持等優點在市場上占有重要份額。 uClinux是從Linux衍生出來的優秀嵌入式操作系統，專門針對沒有MMU的處理器設計，支持眾多嵌入式處理器類型。uClinux繼承了Linux的許多優秀性能，有良好的網絡支持，完善的驅動支持，高度的模塊化，開放的源碼。uClinux已成為許多嵌入式系統研究領域的首選操作系統之一。 本課題以嵌入式手持式電能質量分析儀前期實驗開發板為研究目標，根據嵌入式體系結構和嵌入式系統設計的原理，構建了基于Samsung公司S3C44B0X ARM7 TDMI處理器的硬件開發平臺，并根據該硬件平臺的結構特點移植了uClinux操作系統，同時針對uClinux實時性能不高和嵌入式平臺硬件資源有限的缺點，結合uClinux多進程和共享內存機制設計了數據采集程序，實現了對三路0～2.5V模擬信號的高性能采集，增強了系統數據處理的實時性，提高了工作效率，為后續開發奠定了基礎。 論文從嵌入式系統應用的角度出發，分析了嵌入式體系結構、uClinux運行機制和內核特點；闡述了Bootloader設計及操作系統移植的要點；介紹了接口驅動及上層應用程序的設計方法等問題。
上傳時間： 2013-07-23
上傳用戶：cjf0304
嵌入式系統是為了專用目的內建到產品內部，實現控制、管理、通信等功能的計算機電路與軟件的集合體。隨著Internet的發展和后PC時代的到來，嵌入式系統的應用越來越廣泛。目前嵌入式系統技術已經成為了最熱門的技術之一，嵌入式產品已經在IT產業中占有很大的比重，同時大量的嵌入式應用也對嵌入式設備的性能和功能提出了更高的要求。 隨著國內嵌入式應用的發展，ARM因其高性能、低功耗、低成本而成為移動通信、便攜設備、消費與圖像應用等嵌入式產品的首選。Linux是使用最廣泛的操作系統，它能運行在包括ARM在內的所有主要處理器架構上。清晰的結構與開放的源碼使Linux成為一個非常具有活力，節奏明快的操作系統。近年來對嵌入式Linux的研究正進行得如火如荼，并獲得了長足的進步?；贏RM與IJnux的嵌入式技術已經成為當前嵌入式領域研究的一個亮點，應該被廣泛重視和應用。 本設計的目的正是建立一個完整的基于ARM9核心處理器和嵌入式IJnux操作系統的嵌入式開發平臺，為嵌入式系統開發提供一個完整的軟硬件環境。 論文的背景是教研室的嵌入式圖像處理應用項目。作者在項目中承擔嵌入式系統主板、LCD驅動板、BootLoader軟件、LCD及鍵盤驅動程序設計任務。因此本論文將研究如何構建一個完整的、性能優良的ARM嵌入式系統。論文首先介紹了嵌入式系統的基本概念、嵌入式系統的發展過程，然后進行功能分析和總體設計，分析嵌入式系統設計關鍵性問題，包括系統框架的設計、開發流程和開發原則以及對于嵌入式處理器和操作系統的選擇，這對基于嵌入式平臺的嵌入式應用系統設計具有普遍意義。隨后我們將重點論述基于ARM的嵌入式硬件平臺的設計、Linux操作系統內核的定制和交叉編譯、BootLoader、Linux驅動程序的開發過程。最后，總結了本文的主要研究工作，并結合當今信息產業的先進技術對該開發平臺做了展望。 論文提出的基于嵌入式平臺的應用系統潛力非常巨大，有待進一步的研究和探索。
上傳時間： 2013-06-18
上傳用戶：cknck
隨著我國經濟建設的快速發展，人們的生活消費水平也越來越高，對餐飲業的服務質量和服務方式也不斷地提出新的要求?；谟嬎銠C處理和無線通信技術的餐飲服務系統應運而生，本文就基于ARM9的無線餐飲服務終端系統進行了研究和開發，通過對終端的操作，實現無線點菜功能。 在參考閱讀了大量信息資料的基礎上，確定了以嵌入式系統為終端、基于微功率短距離無線通信技術進行無線通信的整體設計方案。嵌入式系統成本低、體積小、功耗低且可靠性高，是開發餐飲服務終端系統的絕佳選擇，而微功率短距離無線通信技術開發容易，成本低廉。所以本課題選擇ARM嵌入式開發板和短距離RF無線數據傳輸模塊作為開發餐飲服務終端的硬件。 本文配置了適合嵌入式系統開發的交叉編譯環境，在此環境下，通過對系統引導程序的配置、對Linux內核的裁減和對root文件系統的定制，開發了基于本平臺的嵌入式Linux操作系統；用C語言編寫了基于無線數據傳輸模塊的無線通信應用程序，通過數據發送和數據接收，實現了點菜數據在餐飲服務終端和服務器之間的無線傳輸；設計了點菜終端的圖形用戶界面，操作者可在此界面上進行點菜操作，實現點菜功能。 在開發過程中，對Linux操作系統的內核源碼、運行和管理機制進行了深入研究，就啟動代碼的更改和內核的裁減進行了探討和開發；應用程序采用共享內存的Linux多線程技術進行功能處理，就線程管理問題的進行了分析探討。
上傳時間： 2013-06-12
上傳用戶：壞壞的華仔
電能是一種使用最為廣泛的能源，其應用程度已成為一個國家發展水平的主要標志之一。隨著計算機、電力電子和信息技術等高新產業的發展和普及，電能質量已成為電力部門及其用戶日益關注的問題，對電能質量監測和分析也具有重要的現實意義。本文主要對電能質量監測分析的相關理論和技術進行了研究，設計了基于DSP和ARM的雙CPU電能質量監測儀的硬件系統和軟件系統。 本文首先對電能質量當前國內外的研究現狀進行了分析，對電能質量相關分析方法進行了闡述，提出了電能質量監測儀的設計思路。本文采用雙CPU的硬件結構方式，利用ARM管理鍵盤和顯示等人機接口，采用高速數字信號處理器。TMS320LF2407作為運算單元，采用專門的14位AD轉換芯片來實現高精度的采樣，同時利用鎖相環電路硬件跟蹤電網頻率。軟件系統方面采用了模塊化設計，以便于軟件功能的改進和升級。在理論方面也有所研究，以諧波源-六脈動整流橋為研究對象，分析控制角和換相重疊角與諧波電流大小之間的關系，并通過PSCAD/EMTDC仿真驗證理論分析的準確性；對于暫態電能質量擾動采用小波變換進行檢測，并通過Matlab仿真驗證檢測效果。 本文最后對電能質量的實測數據進行分析，指出當前電能質量中存在的問題，并給出了相應的改善措施。對電能質量監測儀進行了誤差分析，并結合誤差的原因提出了軟件校正方法。
上傳時間： 2013-04-24
上傳用戶：liuqy
常用有源晶振封裝尺寸及實物圖.應該能幫助一些人吧??！
上傳時間： 2013-06-11
上傳用戶：lanwei
數碼相機閃光燈充電電路分析 &nbs
上傳時間： 2013-07-17
上傳用戶：小眼睛LSL
直接數字合成(DDS)技術采用全數字的合成方法，所產生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續、輸出相位噪聲低和可以產生任意波形等諸多優點。本文研究的是一種基于DDS/FPGA的多波形信號源系統，其中，DDS技術是其核心技術。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術可以合成任意波形。但因其數字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質的關鍵。 本文在研究各種抑制DDS雜散技術的基礎上，提出了中和加擾技術，這可以在很大程度上減小雜散對DDS輸出信號譜質的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數據處理能力十分適合應用于DDS多波形信號源的開發。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設計可以很方便地應用各種抑制雜散信號的方法來提高輸出信號的譜質。 結合高速DDS技術和FPGA兩者的優點，本文設計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設計的信號源可以適應多種不同的工作環境，給工作帶了方便。
上傳時間： 2013-07-27
上傳用戶：sc965382896
隨著頻率合成理論和高速大規模集成電路的發展，信號發生器作為一類重要的儀器，在通信、檢測、導航等領域有著廣泛的應用。特別是在高壓電力系統的檢測領域，常常需要模擬電網諧波的標準信號源對檢測設備的性能進行校驗，例如高壓電力線路的相位檢測，避雷器的性能檢測，用戶電能表的性能校驗等。為此，本文圍繞一種新型的參數可調諧波信號發生器進行了研究和設計，課題得到了常州市科技攻關項目的資助。 本文首先論述了頻率合成技術的發展，并將直接數字頻率合成技術與傳統的頻率合成技術進行了比較。然后深入研究了DDS的工作原理和基本結構，從頻域角度分析了理想參數和實際參數兩種情況下DDS的輸出頻譜。在此基礎上，詳細分析了引起輸出雜散的三個主要因素，并對DDS的雜散抑制方法進行了仿真研究。最后對參數可調諧波信號發生器進行了軟硬件設計。 在系統設計的過程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開發工具MAX+PLUSⅡ并結合硬件描述語言VHDL設計了一種頻率、相位、幅度、諧波比例可調的諧波信號發生器。詳細闡述了該信號發生器的體系結構，并進行了軟硬件的設計和具體電路的實現。實驗結果表明，系統的性能指標均達到了設計要求，且具有使用簡單、集成度高等特點。
上傳時間： 2013-05-20
上傳用戶：qulele
頻率合成技術廣泛應用于通信、航空航天、儀器儀表等領域，目前，常用的頻率合成技術有直接頻率合成、鎖相頻率合成和直接數字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數字化的DDS技術由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩定度高等優點而成為現代頻率合成技術中的佼佼者。隨著數字集成電路、微電子技術和EDA技術的深入研究，DDS技術得到了飛速的發展。 DDS是把一系列數字量化形式的信號通過D/A轉換形成模擬量形式的信號的合成技術。主要是利用高速存儲器作查尋表，然后通過高速D/A轉換產生已經用數字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統應包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉換電路一般由ROM實現；D/A轉換電路，將數字形式的幅度碼轉換成模擬信號。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用FPGA來實現一個DDS系統，該DDS系統的硬件結構是以FPGA為核心實現的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發展，闡述了基于FPGA實現DDS技術的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎知識如結構特點、開發流程、使用工具等；隨后介紹了利用FPGA實現直接數字頻率合成(DDS)的原理、電路結構、優化方法等。重點介紹DDS技術在FPGA中的實現方法，給出了部分VHDL源程序。采用該方法設計的DDS系統可以很容易地嵌入到其他系統中而不用外接專用DDS芯片，具有高性能、高性價比，電路結構簡單等特點；接著對輸出信號頻譜進行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進行了詳細的討論，由此得出了改善系統性能的幾種方法；最后給出硬件實物照片和測試結果，并對此作了一定的分析。
上傳時間： 2013-04-24
上傳用戶：yx007699
