本文首先分析數(shù)字圖像壓縮技術(shù)的實(shí)際應(yīng)用情況，相關(guān)的DVB技術(shù)標(biāo)準(zhǔn)和測試標(biāo)準(zhǔn)ETR290，進(jìn)而提出了一個(gè)可適用于實(shí)際工作環(huán)境的語義分析模型框架；并在FPGA開發(fā)環(huán)境ISE中按照這個(gè)語義分析模型框架構(gòu)造了一個(gè)具體的VHDL模型；同時(shí)利用工具軟件Synplify和modelsim完成軟件功能和時(shí)序仿真；然后設(shè)計(jì)相應(yīng)的硬件測試平臺來驗(yàn)證模塊功能。針對數(shù)字圖像技術(shù)實(shí)際應(yīng)用環(huán)境的特點(diǎn)，本文提出了一種構(gòu)建在嵌入式硬件平臺上的分析模塊，可實(shí)時(shí)分析MPEG-2傳輸流語法。通過連接TCP/IP網(wǎng)絡(luò)可實(shí)現(xiàn)24小時(shí)/7天長時(shí)間工作。模塊化的設(shè)計(jì)，使其可以安裝于各種設(shè)備或?qū)嶋H應(yīng)用環(huán)境中的各關(guān)鍵節(jié)點(diǎn)，通過網(wǎng)絡(luò)傳輸?shù)浇y(tǒng)一的服務(wù)器；同時(shí)該模塊可設(shè)置成不同的硬件觸發(fā)模式，使之成為故障傳感器。因此，該模塊適用于工程開通、快速故障監(jiān)測、長時(shí)間監(jiān)控等。通過與市場上專業(yè)測試設(shè)備性能進(jìn)行比較，在測試精確性方面不占優(yōu)勢，但在達(dá)到一定數(shù)量級的測試精度后，其廉價(jià)、簡易和無需維護(hù)的特點(diǎn)將呈現(xiàn)巨大的優(yōu)勢。
資源簡介：本文首先分析數(shù)字圖像壓縮技術(shù)的實(shí)際應(yīng)用情況，相關(guān)的DVB技術(shù)標(biāo)準(zhǔn)和測試標(biāo)準(zhǔn)ETR290，進(jìn)而提出了一個(gè)可適用于實(shí)際工作環(huán)境的語義分析模型框架；并在FPGA開發(fā)環(huán)境ISE中按照這個(gè)語義分析模型框架構(gòu)造了一個(gè)具體的VHDL模型；同時(shí)利用工具軟件Synplify和modelsim完...
上傳時(shí)間： 2013-04-24
上傳用戶：源弋弋
資源簡介：1、 用FPGA實(shí)現(xiàn)PS/2鼠標(biāo)接口。 2、 鼠標(biāo)左鍵按下時(shí)十字形鼠標(biāo)圖象的中間方塊改變顏色，右按下時(shí)箭頭改變顏色。 3、 Reset按鍵：總復(fù)位。
上傳時(shí)間： 2015-09-06
上傳用戶：love_stanford
資源簡介： 本文著重研究了多路數(shù)字節(jié)目復(fù)用器中的對多路預(yù)處理TS流復(fù)用的原理和基于FPGA的實(shí)現(xiàn)方法。首先論述了關(guān)于數(shù)字電視系統(tǒng)的一些基本概念，介紹了MPEG-2/DVB標(biāo)準(zhǔn)以及數(shù)字電視節(jié)目專用信息(PSI)，并結(jié)合多路數(shù)字節(jié)目復(fù)用的基本原理提出了一套基于FPGA的設(shè)計(jì)方...
上傳時(shí)間： 2013-06-09
上傳用戶：bugtamor
資源簡介：近年來微光、紅外、X光圖像傳感器在軍事、科研、工農(nóng)業(yè)生產(chǎn)、醫(yī)療衛(wèi)生等領(lǐng)域的應(yīng)用越來越為廣泛，但由于這些成像器件自身的物理缺陷，視覺效果很不理想，往往需要對圖像進(jìn)行適當(dāng)?shù)奶幚恚缘玫竭m合人眼觀察或機(jī)器識別的圖像。因此，市場急需大量高效的實(shí)時(shí)圖...
上傳時(shí)間： 2013-04-24
上傳用戶：CHENKAI
資源簡介：針對高速數(shù)字信號處理的要求,提出用FPGA 實(shí)現(xiàn)基- 4FFT 算法,并對其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進(jìn)行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運(yùn)算,能同時(shí)提供蝶形運(yùn)算所需的4 個(gè)操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋...
上傳時(shí)間： 2013-08-08
上傳用戶：gxrui1991
資源簡介：在公司做的一個(gè)用FPGA實(shí)現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉(zhuǎn)TS流的程序
上傳時(shí)間： 2015-05-14
上傳用戶：xhz1993
資源簡介：用FPGA實(shí)現(xiàn)數(shù)字復(fù)接?肍PGA實(shí)現(xiàn)數(shù)字復(fù)接
上傳時(shí)間： 2015-06-08
上傳用戶：wendy15
資源簡介：實(shí)現(xiàn)一個(gè)數(shù)字信號處理的仿真系統(tǒng) 。要求具有界面并實(shí)現(xiàn)以下功能： 1）能產(chǎn)生并選擇各種數(shù)字信號（sin、方波、三角波）；2）用濾波器實(shí)現(xiàn)低通、高通、帶通和帶阻濾波；3）得到輸出信號的頻域特性和時(shí)間序列。
上傳時(shí)間： 2014-01-18
上傳用戶：
資源簡介：用FPGA實(shí)現(xiàn)數(shù)字低通FIR濾波器，對FIR濾波器的開發(fā)有一定的借鑒意義。
上傳時(shí)間： 2016-09-05
上傳用戶：z754970244
資源簡介：用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)，開發(fā)環(huán)境為ISE
上傳時(shí)間： 2013-12-18
上傳用戶：tb_6877751
資源簡介：針對高速數(shù)字信號處理的要求,提出用FPGA 實(shí)現(xiàn)基- 4FFT 算法,并對其整體結(jié)構(gòu)、蝶形單 元進(jìn)行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運(yùn)算,能同時(shí)提供蝶形運(yùn)算所需的4 個(gè)操作 數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋轉(zhuǎn)因子存放規(guī)則,蝶形運(yùn)算所需的3 ...
上傳時(shí)間： 2017-03-09
上傳用戶：671145514
資源簡介：用FPGA實(shí)現(xiàn)高速大圖像采集系統(tǒng)
上傳時(shí)間： 2018-03-22
上傳用戶：caigen0001
資源簡介：數(shù)字濾波器的MATLAB與FPGA實(shí)現(xiàn) 第2版
上傳時(shí)間： 2022-06-01
上傳用戶：
資源簡介：用FPGA實(shí)現(xiàn)FFT的算法分析,硬件介紹!
上傳時(shí)間： 2013-08-05
上傳用戶：qq1604324866
資源簡介：用FPGA實(shí)現(xiàn)三電平PWM發(fā)生器的完整資料
上傳時(shí)間： 2013-08-06
上傳用戶：DXM35
資源簡介：這是用FPGA實(shí)現(xiàn)的設(shè)計(jì)兩人擲骰子比較點(diǎn)大小的游戲，里面有詳細(xì)的程序源碼及分析，希望有些幫助
上傳時(shí)間： 2013-08-06
上傳用戶：lili123
資源簡介：FPGA實(shí)現(xiàn)的直接數(shù)字頻率合成器，本文基于DDS的基本原理,利用Altera公司的FPGA芯片F(xiàn)LEX10系列器件完成了一個(gè)DDS系統(tǒng)的設(shè)計(jì)。
上傳時(shí)間： 2013-08-06
上傳用戶：wangzhen1990
資源簡介：用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語言編寫，非常有用的好東東啊
上傳時(shí)間： 2013-08-21
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
資源簡介：用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說明和源碼，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...
上傳時(shí)間： 2013-08-22
上傳用戶：dudu1210004
資源簡介：用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線
上傳時(shí)間： 2013-08-23
上傳用戶：q986086481
資源簡介：用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼，另外還包括FPGA實(shí)現(xiàn)UART，從而與MCU實(shí)現(xiàn)串行通信。
上傳時(shí)間： 2013-08-27
上傳用戶：llwap
資源簡介：用FPGA實(shí)現(xiàn)fft
上傳時(shí)間： 2013-09-06
上傳用戶：菁菁聆聽
資源簡介：用VB寫的關(guān)于數(shù)字圖像處理的程序，實(shí)現(xiàn)了圖像的增強(qiáng)的所有內(nèi)容
上傳時(shí)間： 2014-01-14
上傳用戶：skhlm
資源簡介：研究用FPGA實(shí)現(xiàn)對LCD顯示驅(qū)動的控制，通過一個(gè)數(shù)字時(shí)鐘作為演示，具體論證用FPGA驅(qū)動字符型液晶顯示器的方法，其核心是控制液晶顯示控制器的時(shí)序，經(jīng)測試，該方法切實(shí)可行，可以代替用單片機(jī)驅(qū)動LCD。
上傳時(shí)間： 2016-03-04
上傳用戶：jeffery
資源簡介：用FPGA實(shí)現(xiàn)了RS232異步串行通信，所用語言是VHDL，另外本人還有Verilog的歡迎交流學(xué)習(xí)，根據(jù)RS232 異步串行通信來的幀格式，在FPGA發(fā)送模塊中采用的每一幀格式為：1位開始位+8位數(shù)據(jù)位+1位奇校驗(yàn)位+1位停止位，波特率為2400。由設(shè)置的波特率可以算出分頻系數(shù)...
上傳時(shí)間： 2013-11-29
上傳用戶：ve3344
資源簡介：自己做用FPGA實(shí)現(xiàn)VGA顯示時(shí)，圖像提取信息的matlab程序！！！
上傳時(shí)間： 2014-01-08
上傳用戶：ghostparker
資源簡介：用FPGA實(shí)現(xiàn)SDRAM的操作，具體操作見內(nèi)部說明文件
上傳時(shí)間： 2014-01-05
上傳用戶：ecooo
資源簡介：用FPGA實(shí)現(xiàn)IIC通訊的主控端，最簡化的代碼，占用最小FPGA資源
上傳時(shí)間： 2015-03-24
上傳用戶：Ants
資源簡介：用FPGA實(shí)現(xiàn)fft
上傳時(shí)間： 2014-01-20
上傳用戶：fanboynet
