亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

并聯(lián)均流技術(shù)

  • 級聯式流饋推挽DCDC變換器的研究.rar

    由于下一代微處理器的工作電壓越來越低,所需電流越來越大,現有的5V、12V輸入的電壓調節模塊(VRM)已經不能滿足它的要求了,因此把VRM的輸入母線電壓提高到48V是必然的趨勢。這樣做能夠減小輸入電流從而使得母線損耗減小,有利于效率提高,同時可以大大減小輸入濾波器體積。 本課題首先分析了VRM的發展現狀和常用拓撲,以及未來的發展趨勢,并在此基礎上介紹了級聯式流饋推挽DC/DC變換器的概念。接著,具體分析了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器的原理和工作過程。再接著,分別介紹了Buck與推挽級聯式流饋DC/DC變換器、雙通道交錯并聯型Buck與推挽級聯式流饋DC/DC變換器及其控制同路的建模和設計方法,并給出設計實例。最后,分別用這兩種拓撲結構制作了兩臺48V輸入、3.3V/10A輸出的樣機,并對兩者進行了一定的實驗比較研究,以驗證設計的有效性。

    標簽: DCDC 級聯 變換器

    上傳時間: 2013-07-29

    上傳用戶:gxrui1991

  • 基于電力電子網絡的變流系統研究.rar

    電力電子系統的集成化是現今電力電子技術發展的趨勢,系統的模塊化和標準化技術是目前電力電子領域的重要研究方向。研究基于電力電子網絡的變流系統,對復雜電力電子裝置的系統級集成具有重要意義,是電力電子系統集成技術的基本組成部分。本文從變流系統的功率流和信息流雙重分布性的角度出發。對電力電子系統網絡(Power Electronics System Network,PES—Net)的模型和變流系統的通信需求進行分析,提出實時電力電子系統網絡(Real—time power electronics system network,RT—PES—Net);并對基于新網絡的分布式控制及管理方案和模塊化軟件方案等內容進行系統的研究,提出基于棧操作的實時軟件構建方案。本文的研究將為變流系統的控制結構和軟件方案標準化提供參考和理論依據,為應用系統的集成提供解決方案。 復雜中大功率變流系統是網絡化分布式控制系統的應用對象。首先,論文以復雜系統為研究對象,分析了應用系統的功率流和信息流在空間結構上的對偶關系和雙重分布的特性;在電力電子集成模塊(Power Electronics Building Blocks,PEBB)的基礎上,研究了變流系統的網絡化分布式控制方案,并得出系統組構的初步構想,總結出適合復雜電力電子系統集成的標準化理論。 接著,論文對電力電子網絡模型進行了研究。分析了現有各類總線網絡和目前用于電力電子應用系統的網絡,從結構、速率和協議等各個方面將兩類網絡進行了系統的對比。明確了電力電子系統網絡(PES—Net)的定義,分析并總結復雜電力電子實時系統所需網絡必需具備的條件。根據現有網絡技術背景,綜合控制結構和網絡需求,提出了電力電子系統網絡(PES—Net)的模型。 為滿足變流系統的實時控制,論文對分布式控制結構的通信需求進行了研究。以網絡控制系統(Networked Control System,NCS)為背景,對變流器系統控制信息延時因素進行了分析;通過對典型電力電予系統的分析,歸納和總結了系統的控制功能和控制內容,對系統不同層次的控制任務進行了響應時間需求分析和網絡的分層配置;通過對仿真結果的分析,研究了應用系統內模塊控制信息延時對不同應用系統的性能影響和對開關頻率的限制。根據變流系統對控制延時的接受程度,將電力電子復雜系統歸為兩大類:1)零延時系統;2)定延時系統。針對上述兩類系統,論文給出了電力電子網絡(PES—Net)的通道容量和應用系統開關周期的計算方法。 論文對開放式、分布式的電力電子系統網絡(PES—Net)的硬件組成和同步方案進行了研究,提出新的實時網絡和系統級集成方案。根據主節點和從節點的控制任務需求,分別從功能和系統結構的角度對開放式網絡的硬件構成進行研究;根據控制系統的接口需求分析,對節點的通用性設計進行重點討論。針對網絡的同步問題,本文分析了簡單有效的解決方法,即基于數據結構的同步補償方案;此外,論文提出基于實時高速電力電子系統同絡(RT-PES-Net)的同步方案,研究適合變流器實時控制的網絡結構和相應的硬件配置。根據應用控制和通信系統所需的各種操作,論文對實時網絡的管理進行了討論,研究了信息幀管理和相應的硬件設置,并對各種工作模式下所需的通信時間進行了計算和比較。基于實時網絡系統及其管理方案,論文給出了組構以PEBB為基礎的變流系統的方案。 論文對基于RT-PES-Net的模塊化軟件方案進行了研究。首先,將控制軟件與功率硬件進行解耦,使得軟件設計與硬件部分分離。在分析電力電子軟件特性的前提下,論文提出基于棧操作的模塊化軟件方案,增加子程序實時構件的內聚性;對軟件模塊化的通用性進行研究,分析模塊接口參數和變量的申明和配置,并研究參數的定標,對構件進行分類;分析子程序實時構件在執行速度上的優點。論文對電力電子系統控制軟件(Powerr Electronics System Control Software,PES-CS)的組構和集成進行研究,簡化軟件主框架。 最后,論文分別對RT-PES-Net和模塊化軟件方案進行了相應的實驗研究和分析。論文對提出的實時電力電子系統網絡(RT-PES-Net)進行了通信實驗,將新網絡拓撲對變流系統的延時影響與舊網絡系統的延時影響進行比較,總結新網絡系統在控制實時性、提高開關頻率、網絡可擴展性和管理靈活度等方面的優勢。論文針對RT-PES-Net進行應用研究,驗證該網絡可解決網絡通信失步所造成的問題。論文對基于通用型實時構件和棧操作的模塊化軟件方案進行實驗驗證,為標準化軟件庫的建立和系統級集成提供參考方案。 網絡化的控制結構研究是復雜電力電子系統級集成研究的關鍵。本課題針對復雜變流系統提出了實時電力電子系統網絡(RT-PES-Net),并以該網絡為基礎對分布式控制結構及相應的網絡化管理方案和模塊化軟件方案展開一系列研究,為電力電子控制系統提供標準化、開放式的網絡參考體系,并以此結構來快速構建終端復雜變流系統,為實現標準的應用系統組構提供參考方案,有助于解決電力電子標準化推廣所面臨的難題。論文為應用系統的即插即用和動態重構提供了研究基礎,從而為最終實現復雜變流器的應用系統級集成提供系統化的理論和方法依據。同時,論文的研究開拓了電力電子系統集成和標準化研究的一個新方向。

    標簽: 電力電子 網絡 系統研究

    上傳時間: 2013-06-15

    上傳用戶:silenthink

  • WCDMA數字直放站數字上下變頻及降低峰均比的研究與FPGA實現.rar

    隨著3G網絡建設的展開,移動用戶數量逐漸增加,用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中,基站成本在網絡投資中占有很大比例,并且基站選址是建網的主要難題之一。同基站相比,直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前,直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低,同時設備間沒有統一的協議規范,無法滿足系統廠商與直放站廠商的兼容,所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標,以實現數字中頻系統為研究重心,圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀,闡述了數字直放站系統的設計思想及總體實現框圖,并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹,涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等,在理論基礎上闡述了一些具體模塊的高效實現方案,最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中,降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法,然后針對目前常用的幾種算法進行了仿真分析,最后在綜合考慮降低峰均比效果與實現復雜度的基礎上,提出了改進的二次限幅算法。通過仿真驗證算法的有效性后,針對其中的噪聲整形濾波器提出了“先分解,再合成”的架構實現方式,并指出其中間級窄帶濾波器采用內插級聯的方式實現,最后整個算法在FPGA上實現。 在軟件無線電思想的指導下,本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準,完成了系統的仿真測試和實物測試。最后得出結論:該系統實現了WCDMA數字直放站數字中頻的基本功能,并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。

    標簽: WCDMA FPGA 數字

    上傳時間: 2013-07-07

    上傳用戶:林魚2016

  • H264AVC的CAVLC編碼算法研究及FPGA實現.rar

    H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準,簡稱H.264。作為最新的國際視頻編碼標準,H.264/AVC與MPEG-4、H.263等視頻編碼標準相比,性能有了很大的提高,并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼,H.264/AVC支持兩種編碼模式:基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,盡管CAVLC算法也是采用了VLC編碼,但是同以往標準不同,它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率,但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上,確定了并行編碼的CAVLC編碼器結構框圖,并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸,對CAVLC編碼器中的各個功能模塊進行了優化設計,這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后,用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述,用EDA軟件對其主要功能模塊進行了仿真,并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明,該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求,為整個CAVLC編碼器的實時通信提供了良好的基礎。

    標簽: CAVLC H264 FPGA 264

    上傳時間: 2013-06-22

    上傳用戶:diamondsGQ

  • 基于FPGA的TS流復用器及其接口的設計與實現.rar

    在數字電視系統中,MPEG-2編碼復用器是系統傳輸的核心環節,所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數公司掌握復用器的核心算法技術,能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率,保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間,市場潛力巨大,因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術:PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法,并根據FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺,并用c語言實現了SDT表的提取與重構算法,在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了.ASI接口,主要分析了位同步的實現過程,實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口,提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計,并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分,硬件平臺及接口采用Verilog語言實現,PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活,且軟件設計與硬件設計可同時進行,極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器,經測試達到了預期的性能和技術指標。

    標簽: FPGA TS流 復用器

    上傳時間: 2013-08-03

    上傳用戶:gdgzhym

  • 基于FPGA的MPEG2TS碼流實時分析與檢測系統.rar

    當前我國正處在從模擬電視系統向數字電視系統的轉型期,數字電視用戶數量激增,其趨勢是在未來的幾年內數字電視將迅速普及。在應用逐漸廣泛的數字電視系統中,監控數字電視服務正成為一種越來越迫切的需要。然而,目前對于數字電視并沒有合適的監測儀器,因此無法及時方便地診斷出現問題的信號以及隔離需要維修的數字化設備。通常只有當電視屏幕上的圖像消失時我們才知道數字信號系統出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因,碼流分析儀器在這種情況下應運而生。目前在數字電視系統的前端,通過監控了解數字視頻廣播(DVB)信號和服務的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設備可使技術人員分析碼流的內部情況,它們在決定未來服務質量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統中,DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現場可編輯門陣列(FPGA)的實現方法。文章首先闡述了數字電視系統的一些基本概念,介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發FPGA所使用的軟件工具。最后根據DVB-ASI接收系統的解碼規則與MPEG-2TS碼流的結構提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統設計方案并予以了實現。 在本系統中,FPGA起著核心的作用,主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數字電視節目專有信息(PSI)提取等功能。本文實現的系統與傳統的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩定性好、性價比高等優點。

    標簽: MPEG2TS FPGA 碼流

    上傳時間: 2013-06-04

    上傳用戶:love1314

  • 二維DCT/IDCT處理核的FPGA設計與實現

    離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應用十分廣泛,至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標準所采用。由于其計算量較大,軟件實現往往難以滿足實時處理的要求,因而在很多實際應用中需要采用硬件設計的DCT/IDCT處理電路來滿足我們對處理速度的要求。本文所研究的內容就是針對圖像處理應用的8×8二維DCT/IDCT處理核的硬件實現。 本文首先介紹了DCT和IDCT在圖像處理中的作用和原理,詳細說明了DCT變換實現圖像壓縮的過程,并與其它變換比較說明了用DCT變換實現圖像壓縮的優勢。接著,分析研究了DCT的各種快速算法,總結了前人對DCT快速算法及其實現所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設計方案。兩種方案均利用DCT的行列分離特性,采用流水線設計技術,將二維DCT/IDCT實現轉化為兩個一維DCT/IDCT實現。在一維DCT/IDCT設計中,根據圖像處理的特點對Loeffler算法的數據流進行了優化,通過合理安排時鐘周期數和簡化各周期內的操作,大大縮短了關鍵路徑的執行時間,從而提高了流水線的執行速度。最后,對所設計的DCT/IDCT處理核進行了綜合和時序仿真。 結果表明,當使用Altera公司的MERCURY系列FPGA器件時,本文設計的方案一能夠在116M時鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運算,消耗2827個邏輯單元;方案二能夠在74M時鐘頻率下正常工作,消耗1629個邏輯單元。

    標簽: IDCT FPGA DCT 二維

    上傳時間: 2013-07-14

    上傳用戶:3291976780

  • 基于FPGA的MPEG-2預處理TS流復用設計及驗證

      本文著重研究了多路數字節目復用器中的對多路預處理TS流復用的原理和基于FPGA的實現方法。首先論述了關于數字電視系統的一些基本概念,介紹了MPEG-2/DVB標準以及數字電視節目專用信息(PSI),并結合多路數字節目復用的基本原理提出了一套基于FPGA的設計方案。通過對復用器輸入部分、復用控制邏輯和PCR校正等一系列模塊的設計及仿真驗證,達到了設計的要求,取得了一定的研究成果。

    標簽: FPGA MPEG 預處理 TS流

    上傳時間: 2013-06-09

    上傳用戶:bugtamor

  • 傳輸流復用器的FPGA建模與實現

    數字電視近年來飛速發展,它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統設計的巨大變革。本論文將迅速發展的FPGA技術應用于數字電視系統中,研究探討了數字電視前端系統中的關鍵設備——傳輸流復用器的FPGA建模和實現,以及相關的關鍵技術。本論文首先介紹了數字電視的發展現狀和前景,概述了數字電視前端系統的組成結構與關鍵技術,以及可編程邏輯技術的發展和優勢。然后介紹了數字電視系統中的重要標準MPEG-2以及傳輸流復用器的原理和系統結構,并且從理論上闡述了復用器設計的關鍵技術:PSI重組和PCR調整。接著詳細說明了如何運用創新思路,采用獨特的硬件架構在一片FPGA上實現整個復用器的軟件和硬件系統的方案,并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結,并提出了數字電視系統中復用器設備未來發展的設想。本文中介紹的基于SOPC的硬件復用器設計方案,將系統的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統設計,而且實現了穩定,高速,低成本,可擴展性強的復用器系統。

    標簽: FPGA 傳輸流 復用器 建模

    上傳時間: 2013-06-02

    上傳用戶:gtzj

  • OFDM系統中信道編碼的FPGA實現及降低峰均比的研究

    低壓電力線通信(PLC)具有網絡分布廣、無需重新布線和維護方便等優點。近年來,低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案,在國內外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落,而且還存在開關噪聲和窄帶噪聲,因此在電力線通信系統中,信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實現OFDM系統中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成,解碼端由Viterbi譯碼器和解交織器組成,同時為了與PC機進行通信,還在FPGA上做了一個RS232串行接口模塊,以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外,峰值平均功率比(PAR)較大是OFDM系統所面臨的一個重要問題,必須要考慮如何降低大峰值功率信號出現的概率。本文重點研究了三種降低PAR的方法:即信號預畸變技術、信號非畸變技術和編碼技術。這三種方法各有優缺點,但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統中較高PAR的弊病。本論文內容安排如下:第一章介紹了課題的背景,可編程器件和OFDM技術的發展歷程。第二章詳細介紹了OFDM的原理以及實現OFDM所采用的一些技術細節。第三章詳細介紹了本課題中信道編碼的方案,包括信道編碼的基本原理,組成結構以及方案中采用的卷積碼和交織的原理及設計。第四章詳細討論了編碼方案如何在FPGA上實現,包括可編程邏輯器件FPGA/CPLD的結構特點,開發流程,以及串口通信接口、編解碼器的FPGA設計。第五章詳細介紹了如何降低OFDM系統中的峰值平均功率比。最后,在第六章總結全文,并對課題中需要進一步完善的方面進行了探討。

    標簽: OFDM FPGA 信道編碼

    上傳時間: 2013-04-24

    上傳用戶:520

主站蜘蛛池模板: 永德县| 嘉荫县| 双城市| 高安市| 星子县| 车致| 密山市| 巴林左旗| 德江县| 九龙城区| 甘孜| 类乌齐县| 宁国市| 科技| 南部县| 六枝特区| 赣榆县| 鹤岗市| 开远市| 右玉县| 绍兴市| 建阳市| 东兴市| 定安县| 龙陵县| 玉田县| 囊谦县| 平泉县| 平安县| 临洮县| 米泉市| 新干县| 北宁市| 海南省| 金坛市| 自治县| 岐山县| 太和县| 汾西县| 凤凰县| 上栗县|