国产成人精品福利,极品少妇一区二区三区精品视频,久久天天躁狠狠躁夜夜爽蜜月

并聯(lián)(lián)均流技術(shù)

基于ARMLinux的流媒體網(wǎng)絡(luò)廣播平臺(tái)設(shè)計(jì)

論文的工作是基于“流媒體網(wǎng)絡(luò)廣播系統(tǒng)”項(xiàng)目。在調(diào)研和消化多套國(guó)內(nèi)外相關(guān)實(shí)驗(yàn)平臺(tái)系統(tǒng)的基礎(chǔ)上，研究開(kāi)發(fā)了基于ARM9處理器和嵌入式Linux操作系統(tǒng)的多功能實(shí)時(shí)計(jì)算機(jī)處理系統(tǒng)，并且根據(jù)實(shí)際需要構(gòu)建了此系統(tǒng)的軟硬件平臺(tái)。流媒體網(wǎng)絡(luò)廣播系統(tǒng)是當(dāng)前IT領(lǐng)域比較熱門的前沿技術(shù)，正是因?yàn)檫@前沿技術(shù)使得實(shí)際構(gòu)建出的系統(tǒng)功能強(qiáng)大、體積小、成本低、具有相當(dāng)強(qiáng)的可擴(kuò)展性，完全能夠取代當(dāng)前傳統(tǒng)廣播系統(tǒng)中廣泛采用的模擬信號(hào)傳輸方式，同時(shí)也更好解決了以往這種結(jié)構(gòu)帶來(lái)的價(jià)格昂貴、體積龐大、系統(tǒng)利用率低等諸多劣勢(shì)。本文設(shè)計(jì)開(kāi)發(fā)了基于AMR-Linux的流媒體網(wǎng)絡(luò)廣播平臺(tái)，該系統(tǒng)基于SamsLlmgS3C2410處理器，采用嵌入式ARM-Linux操作系統(tǒng)，通過(guò)HTTP協(xié)議傳輸流媒體，利用MP3標(biāo)準(zhǔn)實(shí)現(xiàn)對(duì)音頻的解碼，從而支持流媒體網(wǎng)絡(luò)廣播功能。本論文設(shè)計(jì)了系統(tǒng)的軟件部分，包括底層軟件BootLoader、ARM-Linux操作系統(tǒng)、根文件系統(tǒng)、網(wǎng)卡的驅(qū)動(dòng)程序等并提出了下一步工作的建議和設(shè)想。基于ARM-Linux系統(tǒng)的軟件設(shè)計(jì)方法是本論文的重點(diǎn)和難點(diǎn)，也是論文的核心內(nèi)容。流媒體網(wǎng)絡(luò)廣播系統(tǒng)已經(jīng)經(jīng)過(guò)測(cè)試，實(shí)際的應(yīng)用效果表明該系統(tǒng)是可行的也是可靠的，同傳統(tǒng)的廣播系統(tǒng)相比，體現(xiàn)出了明顯的優(yōu)勢(shì)。

標(biāo)簽： ARMLinux 流媒體平臺(tái)設(shè)計(jì) 網(wǎng)絡(luò)廣播

上傳時(shí)間： 2013-05-29

上傳用戶：zhenyushaw
基于ARM的流媒體傳輸方法的研究

隨著計(jì)算機(jī)技術(shù)和網(wǎng)絡(luò)的飛速發(fā)展，流媒體技術(shù)的產(chǎn)生滿足了人們快速獲取多媒體信息的需求。它基于RTP/RTCP協(xié)議，運(yùn)用流式傳輸技術(shù)，可以使人們?cè)谧疃痰臅r(shí)間內(nèi)獲得想要的多媒體資訊。流媒體技術(shù)可廣泛應(yīng)用于視頻播放、視頻會(huì)議、遠(yuǎn)程教育等。嵌入式系統(tǒng)是當(dāng)前研究的另一個(gè)熱點(diǎn)。它具有低功耗、體積小、集成度高和專用性強(qiáng)等特點(diǎn)。嵌入式系統(tǒng)早期主要應(yīng)用于軍事及航空航天領(lǐng)域，隨著工nternet的發(fā)展，新型的嵌入式系統(tǒng)正朝著信息家電IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)產(chǎn)品方向發(fā)展。因此，基于嵌入式設(shè)備的流媒體傳輸就是一個(gè)非常有意義的研究方向。本文基于南京某公司的實(shí)際產(chǎn)品項(xiàng)目“電梯多媒體項(xiàng)目”，將流媒體技術(shù)與嵌入式設(shè)備相結(jié)合，應(yīng)用于電梯之中，使多媒體資訊的傳播無(wú)處不在。本文首先研究了流媒體傳輸?shù)南嚓P(guān)技術(shù)。深入研究了用于流媒體傳輸?shù)膶?shí)時(shí)傳輸與控制協(xié)議RTP/RTCP，掌握其結(jié)構(gòu)與規(guī)則；研究了實(shí)時(shí)傳輸QoS控制技術(shù)，分析現(xiàn)有的一些網(wǎng)絡(luò)傳輸控制方法，分析了流媒體與嵌入式系統(tǒng)的特點(diǎn)。本文然后詳細(xì)分析了基于窗口的擁塞控制方法和基于速率的擁塞控制方法的原理和適用范圍，并改進(jìn)了其中基于發(fā)送端速率控制的擁塞控制方法，設(shè)計(jì)了一種基于接收端緩存和發(fā)送端速率控制相結(jié)合的流媒體傳輸控制方法。通過(guò)對(duì)接收端緩存剩余空間臨界點(diǎn)的設(shè)置與監(jiān)控，來(lái)輔助調(diào)節(jié)發(fā)送端的數(shù)據(jù)發(fā)送速率。它既可以避免網(wǎng)絡(luò)擁塞，又可以提高流媒體的傳輸質(zhì)量。本文最后介紹了嵌入式Linux系統(tǒng)的移植，分析了網(wǎng)絡(luò)上開(kāi)源的RTP/RTCP實(shí)現(xiàn)庫(kù)JRTPLIB，并結(jié)合本文實(shí)際需要，對(duì)RTCP中RR分組的結(jié)構(gòu)做了修改，以此為基礎(chǔ)設(shè)計(jì)了一個(gè)系統(tǒng)，實(shí)現(xiàn)本文所改進(jìn)的用于ARM流媒體傳輸控制的方法。

標(biāo)簽： ARM 流媒體傳輸法的研究

上傳時(shí)間： 2013-07-06

上傳用戶：ryb
HDTV碼流發(fā)生器內(nèi)置信源解碼板和基于FPGA的顯示器測(cè)試信號(hào)發(fā)生器的研究

該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計(jì)與實(shí)現(xiàn).信源解碼板是整個(gè)碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標(biāo)準(zhǔn)MPEG-2和AC-3以及整個(gè)碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實(shí)現(xiàn)HDTV信源解碼板的設(shè)計(jì)方案.論文詳細(xì)分析了各個(gè)功能模塊的具體設(shè)計(jì)方法以及實(shí)現(xiàn)時(shí)應(yīng)注意的問(wèn)題.目前該課題已經(jīng)成功結(jié)題,各項(xiàng)技術(shù)指標(biāo)完全符合合作單位的要求.該論文的第二部分主要是進(jìn)行基于FPGA的顯示器測(cè)試信號(hào)發(fā)生器的研究與開(kāi)發(fā).在對(duì)測(cè)試信號(hào)發(fā)生器所需產(chǎn)生的13種測(cè)試圖案和所要適應(yīng)的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測(cè)試信號(hào)發(fā)生器的設(shè)計(jì)方案.該論文詳細(xì)討論了FPGA設(shè)計(jì)中各個(gè)功能模塊的劃分和設(shè)計(jì)實(shí)現(xiàn)方法,并介紹了對(duì)FLEX10K50進(jìn)行配置的方法.

標(biāo)簽： HDTV FPGA 碼流發(fā)生器

上傳時(shí)間： 2013-04-24

上傳用戶：yoleeson
基于FPGA的信道均衡器的設(shè)計(jì)與實(shí)現(xiàn)

在無(wú)線通信系統(tǒng)中,信號(hào)在傳輸過(guò)程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來(lái)的信號(hào)畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信號(hào)的統(tǒng)計(jì)特性就能對(duì)信道特性進(jìn)行均衡,消除碼間串?dāng)_,成為近年來(lái)通信領(lǐng)域研究的熱點(diǎn)課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因?yàn)樗挠?jì)算復(fù)雜度小,便于實(shí)時(shí)實(shí)現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺(tái),使用Verilog HDL(Hardware Description Language)語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡(jiǎn)要介紹了Bussgang類型盲均衡算法中的判決引導(dǎo)LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計(jì)流程.并詳細(xì)闡述了基于FPGA的信道盲均衡器的設(shè)計(jì)思想、設(shè)計(jì)結(jié)構(gòu)和Verilog設(shè)計(jì)實(shí)現(xiàn),以及分別給出了各個(gè)模塊的結(jié)構(gòu)框圖以及驗(yàn)證結(jié)果.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)做了有益的探索性嘗試,對(duì)今后無(wú)線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.

標(biāo)簽： FPGA 信道均衡器

上傳時(shí)間： 2013-07-25

上傳用戶：cuibaigao
一種基于FPGA的新型諧波分析儀研究

隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴(kuò)大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴(yán)重,給電力系統(tǒng)和各類用電設(shè)備帶來(lái)危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問(wèn)題早在20世紀(jì)20年代就引起了人們的注意.近年來(lái),產(chǎn)生諧波的設(shè)備類型及數(shù)量均已劇增,并將繼續(xù)增長(zhǎng),諧波造成的危害也日趨嚴(yán)重.該論文分析比較了傳統(tǒng)測(cè)量諧波裝置和基于FPGA的新型諧波測(cè)量?jī)x器的特性.分析了基于FFT的諧波測(cè)量方法,綜述了可編程元器件的發(fā)展過(guò)程、主要工藝發(fā)展及目前的應(yīng)用情況,并介紹了一種主流硬件描述語(yǔ)言Verilog HDL的語(yǔ)法及其具體應(yīng)用.分析了高速數(shù)字信號(hào)系統(tǒng)的信號(hào)完整性問(wèn)題,提出了使用FPGA實(shí)現(xiàn)的整合處理器解決高速數(shù)字系統(tǒng)信號(hào)完整性問(wèn)題的方法,并比較分析了各種主流的整合處理器解決方案的優(yōu)缺點(diǎn).分析了使用實(shí)時(shí)操作系統(tǒng)進(jìn)行復(fù)雜嵌入式系統(tǒng)軟件開(kāi)發(fā)的優(yōu)缺點(diǎn),并在該系統(tǒng)軟件開(kāi)發(fā)中成功移植應(yīng)用了實(shí)時(shí)操作系統(tǒng)UCOSII,改造了該操作系統(tǒng)中內(nèi)存管理方式.研究了使用FPGA實(shí)現(xiàn)FFT算法的優(yōu)缺點(diǎn),對(duì)比分析了主要硬件實(shí)現(xiàn)架構(gòu)的性能和優(yōu)缺點(diǎn),提出了一種基于浮點(diǎn)數(shù)的FFT算法FPGA實(shí)現(xiàn)架構(gòu),詳細(xì)設(shè)計(jì)了基于浮點(diǎn)數(shù)的硬件乘法器和加法器.該設(shè)計(jì)架構(gòu)運(yùn)行穩(wěn)定,計(jì)算速度快捷.并通過(guò)實(shí)際仿真驗(yàn)證了該設(shè)計(jì)的正確性和優(yōu)越性.最終通過(guò)以上工作設(shè)計(jì)實(shí)現(xiàn)了一種新型的基于FPGA的諧波測(cè)量?jī)x,該儀器的變送單元和采樣單元通過(guò)實(shí)際型式試驗(yàn)檢驗(yàn),符合設(shè)計(jì)要求.該儀器的FPGA單元通過(guò)系統(tǒng)仿真,符合設(shè)計(jì)要求.

標(biāo)簽： FPGA 諧波分析儀

上傳時(shí)間： 2013-04-24

上傳用戶：diertiantang
用FPGA實(shí)現(xiàn)MPEG-2數(shù)字圖像傳輸流語(yǔ)義分析和協(xié)議解析功能

本文首先分析數(shù)字圖像壓縮技術(shù)的實(shí)際應(yīng)用情況，相關(guān)的DVB技術(shù)標(biāo)準(zhǔn)和測(cè)試標(biāo)準(zhǔn)ETR290，進(jìn)而提出了一個(gè)可適用于實(shí)際工作環(huán)境的語(yǔ)義分析模型框架；并在FPGA開(kāi)發(fā)環(huán)境ISE中按照這個(gè)語(yǔ)義分析模型框架構(gòu)造了一個(gè)具體的VHDL模型；同時(shí)利用工具軟件Synplify和modelsim完成軟件功能和時(shí)序仿真；然后設(shè)計(jì)相應(yīng)的硬件測(cè)試平臺(tái)來(lái)驗(yàn)證模塊功能。針對(duì)數(shù)字圖像技術(shù)實(shí)際應(yīng)用環(huán)境的特點(diǎn)，本文提出了一種構(gòu)建在嵌入式硬件平臺(tái)上的分析模塊，可實(shí)時(shí)分析MPEG-2傳輸流語(yǔ)法。通過(guò)連接TCP/IP網(wǎng)絡(luò)可實(shí)現(xiàn)24小時(shí)/7天長(zhǎng)時(shí)間工作。模塊化的設(shè)計(jì)，使其可以安裝于各種設(shè)備或?qū)嶋H應(yīng)用環(huán)境中的各關(guān)鍵節(jié)點(diǎn)，通過(guò)網(wǎng)絡(luò)傳輸?shù)浇y(tǒng)一的服務(wù)器；同時(shí)該模塊可設(shè)置成不同的硬件觸發(fā)模式，使之成為故障傳感器。因此，該模塊適用于工程開(kāi)通、快速故障監(jiān)測(cè)、長(zhǎng)時(shí)間監(jiān)控等。通過(guò)與市場(chǎng)上專業(yè)測(cè)試設(shè)備性能進(jìn)行比較，在測(cè)試精確性方面不占優(yōu)勢(shì)，但在達(dá)到一定數(shù)量級(jí)的測(cè)試精度后，其廉價(jià)、簡(jiǎn)易和無(wú)需維護(hù)的特點(diǎn)將呈現(xiàn)巨大的優(yōu)勢(shì)。

標(biāo)簽： FPGA MPEG 數(shù)字圖像傳輸流

上傳時(shí)間： 2013-04-24

上傳用戶：源弋弋
音樂(lè)可控速度燈流電路設(shè)計(jì)

通過(guò)駐極體話筒對(duì)音樂(lè)聲量進(jìn)行采集后，把采集的信號(hào)進(jìn)行放大整流濾波，并通過(guò)555構(gòu)成的壓控振蕩器把音樂(lè)的聲量信號(hào)轉(zhuǎn)化成變化的振蕩頻率，即通過(guò)聲量的大小來(lái)產(chǎn)生相應(yīng)頻率的振蕩信號(hào)，再經(jīng)過(guò)二進(jìn)制計(jì)數(shù)器對(duì)該振蕩輸出的脈沖進(jìn)行計(jì)數(shù)輸出四種不同的狀態(tài)，通過(guò)二-四譯碼器對(duì)計(jì)數(shù)器輸出狀態(tài)進(jìn)行譯碼產(chǎn)生相應(yīng)的選通信號(hào)控制燈流接口電路，接口電路驅(qū)動(dòng)一列信號(hào)指示燈,實(shí)現(xiàn)燈流速度隨音樂(lè)聲量大小而相應(yīng)變化的效果。

標(biāo)簽： 速度電路設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：362279997
H264AVC的CAVLC編碼算法研究及FPGA實(shí)現(xiàn)

H.264/AVC是國(guó)際電信聯(lián)盟與國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì)聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)，簡(jiǎn)稱H.264。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長(zhǎng)編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對(duì)于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長(zhǎng)編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標(biāo)準(zhǔn)不同，它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計(jì)上的困難。作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對(duì)這些瓶頸，對(duì)CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，這些優(yōu)化設(shè)計(jì)包括多參考?jí)K的表格預(yù)測(cè)法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語(yǔ)言對(duì)所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述，用EDA軟件對(duì)其主要功能模塊進(jìn)行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時(shí)通信要求，為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。

標(biāo)簽： CAVLC H264 FPGA 264

上傳時(shí)間： 2013-06-04

上傳用戶：libenshu01
基于FPGA的雷達(dá)信號(hào)數(shù)字接收機(jī)的實(shí)現(xiàn)

在雷達(dá)信號(hào)偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個(gè)重要發(fā)展方向。數(shù)字信號(hào)處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點(diǎn)而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。本文利用FPGA技術(shù)，設(shè)計(jì)了具備高速信號(hào)處理能力的寬帶數(shù)字接收機(jī)平臺(tái)，并提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法，以及對(duì)這些方法的驗(yàn)證。具體來(lái)說(shuō)就是如何利用單片的FPGA實(shí)現(xiàn)對(duì)雷達(dá)信號(hào)并行地實(shí)時(shí)檢測(cè)和參數(shù)估計(jì)。所做工作主要分為兩大部分： 1、適合于FPGA硬件實(shí)現(xiàn)的算法的確定及仿真：對(duì)A/D采樣信號(hào)采用自相關(guān)累加算法進(jìn)行信號(hào)檢測(cè)，利用信號(hào)的相關(guān)性和噪聲的獨(dú)立性提高信噪比，通過(guò)給出檢測(cè)門限來(lái)估計(jì)信號(hào)的起止點(diǎn)。對(duì)于常規(guī)信號(hào)的頻率估計(jì)，采用Rife算法。通過(guò)Matlab仿真，表明上述算法在運(yùn)算量和精度方面均有良好性能，適合用作FPGA硬件實(shí)現(xiàn)。 2、算法的FPGA硬件實(shí)現(xiàn)：針對(duì)原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算，考慮到FPGA并行處理的特點(diǎn)，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開(kāi)發(fā)平臺(tái)完成設(shè)計(jì)，系統(tǒng)測(cè)試結(jié)果表明，本設(shè)計(jì)能正常工作，滿足系統(tǒng)設(shè)計(jì)要求。文章的最后，結(jié)合系統(tǒng)設(shè)計(jì)給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問(wèn)題展開(kāi)討論。

標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)

上傳時(shí)間： 2013-06-25

上傳用戶：songnanhua
TS流復(fù)用器及其接口

在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過(guò)復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過(guò)渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開(kāi)發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過(guò)了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過(guò)了硬件驗(yàn)證。本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語(yǔ)言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語(yǔ)言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過(guò)程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語(yǔ)言實(shí)現(xiàn)，PSI信息算法主要采用c語(yǔ)言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語(yǔ)言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開(kāi)發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

標(biāo)簽： TS流復(fù)用器接口

上傳時(shí)間： 2013-06-10

上傳用戶：01010101