隨著現(xiàn)代互聯(lián)網(wǎng)規(guī)模的不斷擴(kuò)大，網(wǎng)絡(luò)數(shù)據(jù)流量迅速增長(zhǎng)，傳統(tǒng)的路由器已經(jīng)無法滿足網(wǎng)絡(luò)的交換和路由需求。當(dāng)前，新一代路由器普遍利用了交換式路由技術(shù)，通過使用交換背板以充分利用公共通信鏈路，有效的提高了鏈路的利用率，并使各通信節(jié)點(diǎn)的并行通信成為可能。硬件系統(tǒng)設(shè)計(jì)中結(jié)合了專用網(wǎng)絡(luò)處理器，可編程器件各自的特點(diǎn)，采用了基于ASIC，F(xiàn)PGA，CPLD硬件結(jié)構(gòu)模塊化的設(shè)計(jì)方法?；贏SIC技術(shù)體系的GSR的出現(xiàn)，使得路由器的性能大大提高。但是，這種路由器主要滿足數(shù)據(jù)業(yè)務(wù)(文字，圖象)的傳送要求，不能解決全業(yè)務(wù)(語(yǔ)音，數(shù)據(jù)，視頻)數(shù)據(jù)傳送的需要。隨著網(wǎng)絡(luò)規(guī)模的擴(kuò)大，矛盾越來越突出，而基于網(wǎng)絡(luò)處理器技術(shù)的新一代路由器，從理論上提出了解決GSR所存在問題的解決方案。 基于網(wǎng)絡(luò)路由器技術(shù)實(shí)現(xiàn)的路由器，采用交換FPGA芯片硬件實(shí)現(xiàn)的方式，對(duì)路由器內(nèi)部各種單播、多播數(shù)據(jù)包進(jìn)行路由轉(zhuǎn)發(fā)，實(shí)現(xiàn)網(wǎng)絡(luò)路由器與外部數(shù)據(jù)收發(fā)芯片的數(shù)據(jù)通信。本文主要針對(duì)路由器內(nèi)部交換FPGA芯片數(shù)據(jù)轉(zhuǎn)發(fā)流程的特點(diǎn)，分析研究了傳統(tǒng)交換FPGA所采用的交換算法，針對(duì)簡(jiǎn)單FIFO算法所產(chǎn)生的線頭阻塞現(xiàn)象，結(jié)合虛擬輸出隊(duì)列(VOQ)機(jī)制及隊(duì)列仲裁算法(RRM)的特點(diǎn)，并根據(jù)實(shí)際設(shè)計(jì)中各外圍接口芯片，給出了一種消除數(shù)據(jù)轉(zhuǎn)發(fā)過程中出現(xiàn)的線頭阻塞的iSLIP改進(jìn)算法。針對(duì)實(shí)際網(wǎng)絡(luò)單播、多播數(shù)據(jù)包在數(shù)據(jù)轉(zhuǎn)發(fā)處理過程的不同，給出了實(shí)際的解決方案。并對(duì)FPGA外部SSRAM包緩存帶寬的利用，數(shù)據(jù)轉(zhuǎn)發(fā)的包亂序現(xiàn)象及FPGA內(nèi)部環(huán)回?cái)?shù)據(jù)包的處理流程作了分析并提出了解決方案，有效的提高了路由器數(shù)據(jù)交換性能。 根據(jù)設(shè)計(jì)方案所采用的算法的實(shí)現(xiàn)方式，結(jié)合FPGA內(nèi)部部分關(guān)鍵模塊的功能特點(diǎn)及性能要求，給出了交換FPGA內(nèi)部可用BlockRam資源合理的分配方案及部分模塊的設(shè)計(jì)實(shí)現(xiàn)，滿足了實(shí)際的設(shè)計(jì)要求。所有處理模塊均在xilinx公司的FPGA芯片中實(shí)現(xiàn)。
標(biāo)簽：
網(wǎng)絡(luò)
報(bào)文交換
算法
路由器
上傳時(shí)間：
2013-04-24
上傳用戶：牛布牛
