CPLD初始化程序,用于DSP5416與SAA7111A的時序控制初始化.
標簽： 7111A CPLD 5416 7111
上傳時間： 2013-08-08
上傳用戶：cc1915
]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機的結(jié)合實現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴展。該設(shè)計與用8255做并行I／O接口相比，與單片機軟件完全兼容，\r\n同時擁有速度快，功耗低，價格便宜，使用靈活等特點
標簽： CPLD 如何利用 單片機 并行
上傳時間： 2013-08-14
上傳用戶：xa_lgy
使用FPGA實現(xiàn)直方圖基本處理——均衡化、規(guī)定化的例子
標簽： FPGA 直方圖 均衡
上傳時間： 2013-08-16
上傳用戶：bensonlly
一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法，采用全并行加流水結(jié)構(gòu), 可在一個時鐘節(jié)拍內(nèi)完成32 點FFT 運算的功能, 設(shè)計最高運算速度可達11ns
標簽： FPGA FFT 并行 設(shè)計方法
上傳用戶：467368609
CRC校驗碼并行計算的FPGA實現(xiàn),PDF打開
標簽： FPGA CRC 校驗碼
上傳時間： 2013-08-18
上傳用戶：vmznxbc
自己做的FPGA下的頻率計模塊化設(shè)計 附有完整的程序和仿真圖紙
標簽： FPGA 頻率計 模塊化設(shè)計 仿真
上傳時間： 2013-08-20
上傳用戶：wanqunsheng
基于FPGA的快速并行FFT及其在空間太陽望遠鏡圖像鎖定系統(tǒng)中的應(yīng)用
標簽： FPGA FFT 并行 圖像
上傳時間： 2013-08-28
上傳用戶：lgnf
節(jié)點是網(wǎng)絡(luò)系統(tǒng)的基本控制單元，論文提出了一種基于CPLD和多處理器結(jié)構(gòu)的控制網(wǎng)絡(luò)節(jié)點設(shè)計方案，它能夠提高單節(jié)點并行處理能力，其模塊化結(jié)構(gòu)增強了節(jié)點的可靠性。
標簽： CPLD 多處理器 控制網(wǎng)絡(luò) 節(jié)點設(shè)計
上傳時間： 2013-08-31
上傳用戶：shanxiliuxu
Protel 99SE SP6 漢化補丁，一鍵漢化，超級有用！當然，Protel 99SE要先升級到sp6！
標簽： Protel SP6 99 SE
上傳時間： 2013-09-10
上傳用戶：hfnishi
proteus單片機可視化仿真軟件自學(xué)教程，適合于入門學(xué)習(xí)。
標簽： proteus 單片機 仿真軟件 可視化
上傳時間： 2013-09-25
上傳用戶：75119158
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
