基于遺傳算法的組合邏輯電路的自動設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
標(biāo)簽：
FPGA
算法
電路設(shè)計(jì)
組合邏輯
上傳時間：
2014-01-08
上傳用戶：909000580
